具有时钟同步操作的数据处理系统技术方案

公开一种数据处理系统以及用于操作该数据处理系统的方法。该方法包括通过比较来自第一处理核心和第二处理核心的输出信号来检测故障；基于检测到该故障而进入安全模式；在处于该安全模式时完成交易；以及确定该故障是否对应于硬错误。基于该故障对应于硬错误，处理核心中的一个处理核心被识别为故障核心。阻止该故障核心执行指令并且允许另一处理核心执行指令。

Data Processing System with Clock Synchronization Operation

A data processing system and a method for operating the data processing system are disclosed. The method includes detecting faults by comparing the output signals from the first processing core and the second processing core; entering a secure mode based on detecting the fault; completing transactions while in the secure mode; and determining whether the fault corresponds to a hard error. Based on the fact that the fault corresponds to a hard error, a processing core in the processing core is identified as the fault core. The failure core is prevented from executing instructions and another processing core is allowed to execute instructions.

【技术实现步骤摘要】
具有时钟同步操作的数据处理系统
本公开大体上涉及数据处理系统，且更确切地说，涉及一种具有时钟同步操作的数据处理系统。
技术介绍
随着时间推移，集成电路的复杂性不断增加。正开发片上系统(System-on-Chip，SoC)和其它多核集成电路，以便支持各种应用，例如，汽车、工业和医疗应用等。设计用于这些应用的系统通常需要非常注意安全性。因此，需要改进的安全性处理技术。
技术实现思路
根据本专利技术的第一方面，提供一种操作数据处理系统的方法，包括：通过比较来自第一处理核心和第二处理核心的输出信号来检测故障；基于检测到所述故障而进入安全模式；当处于所述安全模式时完成交易；确定所述故障是否对应于硬错误；以及基于所述故障对应于硬错误：将处理核心中的一个处理核心识别为故障核心，所述故障核心与所述硬错误相关联；以及阻止所述故障核心执行指令并且允许另一处理核心恢复执行指令。在一个或多个实施例中，所述方法进一步包括在时钟同步模式下操作所述第一处理核心和所述第二处理核心，所述第二处理核心遮蔽所述第一处理核心。在一个或多个实施例中，所述方法进一步包括在控制器处接收对应于所述故障的中断信号；以及响应于所述中断信号，调用服务例程来分析所述故障。在一个或多个实施例中，确定所述故障是否对应于硬错误进一步包括：在耦合到所述第一处理核心的第一处理器的第一高速缓冲存储器和耦合到所述第二处理核心的第二处理器的第二高速缓冲存储器中的至少一个高速缓冲存储器上执行存储器内建自测试(MBIST)；以及在所述第一处理器和所述第二处理器中的至少一个处理器上执行逻辑内建自测试(LBIST)。在一个或多个实施例中，当所述MBIST或LBIST失败时确定所述硬错误。在一个或多个实施例中，所述方法进一步包括将第一核心域耦合到所述数据处理系统的系统总线，所述核心域包括所述第一处理核心和所述第二处理核心。在一个或多个实施例中，所述安全模式包括将所述第一处理核心和所述第二处理核心与所述系统总线隔离。在一个或多个实施例中，所述方法进一步包括基于所述故障不对应于硬错误，将所述第一核心域复位，所述处理系统的其它部分在所述第一核心域的复位期间继续正常操作。在一个或多个实施例中，通过比较输出信号来检测所述故障包括延迟来自所述第一处理核心的输出信号，以与来自所述第二处理核心的输出信号在时间上对准。根据本专利技术的第二方面，提供一种数据处理系统，包括：耦合到系统总线的核心域，所述核心域包括：第一处理核心，其包括耦合到第一高速缓冲存储器的第一处理器，第二处理核心，其包括耦合到第二高速缓冲存储器的第二处理器，以及时钟同步控制电路，其耦合到所述第一处理核心和所述第二处理核心，所述时钟同步控制电路被配置成通过比较来自所述第一处理核心和所述第二处理核心的输出信号来检测故障、基于检测到的故障而进入安全模式、以及在处于所述安全模式时完成交易；以及耦合到所述时钟同步控制电路的控制器，所述控制器被配置成确定所述故障是否对应于硬错误，以及响应于所述故障对应于所述硬错误，允许所述第一处理核心和第二处理核心中的一个处理核心不与所述硬错误相关联以继续执行指令。在一个或多个实施例中，所述时钟同步控制电路包括比较电路，所述比较电路被配置成当来自所述第一处理核心和所述第二处理核心的输出信号不匹配时检测到故障。在一个或多个实施例中，所述安全模式包括将所述第一处理核心和所述第二处理核心与所述系统总线隔离。在一个或多个实施例中，所述控制器被配置成接收对应于所述故障的中断信号；以及响应于所述中断信号，调用服务例程来分析所述故障。在一个或多个实施例中，用于分析所述故障的所述服务例程包括将在所述第一高速缓冲存储器和所述第二高速缓冲存储器中的至少一个高速缓冲存储器上执行的存储器内建自测试(MBIST)，以及将在所述第一处理器和所述第二处理器中的至少一个处理器上执行的逻辑内建自测试(LBIST)。在一个或多个实施例中，基于所述故障不对应于硬错误，所述控制器被配置成将第一核心域复位，并且允许所述处理系统的其它部分在所述核心域的复位期间继续正常操作。根据本专利技术的第三方面，提供一种操作数据处理系统的方法，包括：在时钟同步模式下操作核心域，所述核心域包括遮蔽第二处理核心的第一处理核心；通过比较来自所述第一处理核心和所述第二处理核心的输出信号来检测故障；基于检测到所述故障而进入安全模式，所述安全模式将所述核心域与系统总线隔离；确定所述故障是否对应于硬错误；将处理核心中的一个处理核心识别为故障核心，所述故障核心与所述硬错误相关联；以及基于所述故障对应于硬错误，阻止所述故障核心执行指令并且允许所述处理核心不与所述硬错误相关联以恢复执行指令。在一个或多个实施例中，通过比较输出信号来检测所述故障包括延迟来自所述第二处理核心的输出信号，以与来自所述第一处理核心的输出信号在时间上对准。在一个或多个实施例中，所述方法进一步包括生成对应于所述故障的中断信号；以及响应于控制器处的所述中断信号，调用服务例程来分析所述故障。在一个或多个实施例中，确定所述故障是否对应于硬错误进一步包括：在耦合到所述第一处理核心的第一处理器的第一高速缓冲存储器和耦合到所述第二处理核心的第二处理器的第二高速缓冲存储器中的至少一个高速缓冲存储器上执行存储器内建自测试(MBIST)；以及在所述第一处理器和所述第二处理器中的至少一个处理器上执行逻辑内建自测试(LBIST)；其中当所述MBIST或LBIST失败时确定所述硬错误。在一个或多个实施例中，所述方法进一步包括基于所述故障不对应于硬错误，将所述核心域复位并且允许所述数据处理系统的其它部分在所述核心域的复位期间继续正常操作。本专利技术的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。附图说明本专利技术借助于例子示出并且不受附图的限制，在附图中类似标记指示类似元件。为简单和清晰起见，示出图中的元件，并且这些元件未必按比例绘制。图1以简化框图形式示出根据本专利技术的实施例的示例性数据处理系统。图2以简化示意图形式示出根据本专利技术的实施例的示例性时钟同步控制块。图3以时序图形式示出根据本专利技术的实施例的示例性时钟同步故障信号计时。图4以流程图图解形式示出根据本专利技术的实施例的示例性时钟同步故障流。具体实施方式一般来说，提供数据处理系统以及用于在时钟同步模式下操作的方法。在时钟同步模式期间比较从核心域的两个处理核心产生的输出信号。当检测到故障时，核心域进入安全模式并且确定故障是由软错误还是由硬错误引起。当处于安全模式时，在完成未决交易之后，核心域与数据处理系统的系统总线分离。通过在耦合到每个处理核心的处理器的高速缓冲存储器上执行存储器内建自测试(memorybuilt-inself-test，MBIST)以及在每个处理核心的处理器上执行逻辑内建自测试(logicbuilt-inself-test，LBIST)来分析故障。当MBIST或LBIST失败时确定硬错误，并且当MBIST和LBIST都通过时确定软错误。当确定硬错误时，故障分析还识别哪个核心是故障核心。基于故障对应于硬错误，阻止故障核心并允许非故障核心继续操作。通过阻止故障核心并允许非故障核心继续执行，数据处理系统可以在安全性应用中所期望的降低或降级操作模式下继续操作。基本文档来自技高网...

【技术保护点】
1.一种操作数据处理系统的方法，其特征在于，包括：通过比较来自第一处理核心和第二处理核心的输出信号来检测故障；基于检测到所述故障而进入安全模式；当处于所述安全模式时完成交易；确定所述故障是否对应于硬错误；以及基于所述故障对应于硬错误：将处理核心中的一个处理核心识别为故障核心，所述故障核心与所述硬错误相关联；以及阻止所述故障核心执行指令并且允许另一处理核心恢复执行指令。

【技术特征摘要】
2017.12.04 US 15/830,1541.一种操作数据处理系统的方法，其特征在于，包括：通过比较来自第一处理核心和第二处理核心的输出信号来检测故障；基于检测到所述故障而进入安全模式；当处于所述安全模式时完成交易；确定所述故障是否对应于硬错误；以及基于所述故障对应于硬错误：将处理核心中的一个处理核心识别为故障核心，所述故障核心与所述硬错误相关联；以及阻止所述故障核心执行指令并且允许另一处理核心恢复执行指令。2.根据权利要求1所述的方法，其特征在于，进一步包括在时钟同步模式下操作所述第一处理核心和所述第二处理核心，所述第二处理核心遮蔽所述第一处理核心。3.根据权利要求1所述的方法，其特征在于，进一步包括在控制器处接收对应于所述故障的中断信号；以及响应于所述中断信号，调用服务例程来分析所述故障。4.根据权利要求1所述的方法，其特征在于，确定所述故障是否对应于硬错误进一步包括：在耦合到所述第一处理核心的第一处理器的第一高速缓冲存储器和耦合到所述第二处理核心的第二处理器的第二高速缓冲存储器中的至少一个高速缓冲存储器上执行存储器内建自测试(MBIST)；以及在所述第一处理器和所述第二处理器中的至少一个处理器上执行逻辑内建自测试(LBIST)。5.根据权利要求1所述的方法，其特征在于，进一步包括将第一核心域耦合到所述数据处理系统的系统总线，所述核心域包括所述第一处理核心和所述第二处理核心。6.根据权利要求5所述的方法，其特征在于，所述安全模式包括将所述第一处理核心和所述第二处理核心与所述系统总线隔离。7.根据权利要求5所述的方法，其特征...

【专利技术属性】
技术研发人员：J·里发立，N·HC·阿米迪奥，L·A·伍德卢姆，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国,US