半导体装置及其制造方法制造方法及图纸

半导体装置具备：半导体基板(10)，具有二极管形成区域(Di)；第一导电型的上部扩散区域(20、50、70)，形成于二极管形成区域中的半导体基板的主面(10a)的表层；以及第二导电型的下部扩散区域(30、60、80)，形成于在半导体基板的深度方向上相对于主面比上部扩散区域深的位置，且杂质浓度比半导体基板的杂质浓度高。另外，下部扩散区域在比主面深的位置形成与上部扩散区域接合的PN结面(S)，并且在二极管形成区域中的下部扩散区域的杂质浓度特性中，具有表示浓度的极大值的极大点(P、P1、P2)。

Semiconductor Device and Its Manufacturing Method

Semiconductor devices include: a semiconductor substrate (10) with a diode forming region (Di); an upper diffusion region (20, 50, 70) of the first conductive type formed on the surface of the main surface (10a) of the semiconductor substrate in the diode forming region; and a lower diffusion region (30, 60, 80) of the second conductive type formed on the upper diffusion region relative to the main surface in the depth direction of the semiconductor substrate. The domains are deep and the concentration of impurities is higher than that of semiconductor substrate. In addition, the PN junction (S) joined to the upper diffusion region is formed in the lower diffusion region deeper than the main surface. In the impurity concentration characteristics of the lower diffusion region in the diode formation region, there are maximum points (P, P1, P2) representing the maximum concentration.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法相关申请的相互参照本申请基于2016年10月18日提出申请的日本专利申请第2016－204668号和2017年4月6日提出申请的日本专利申请第2017－76087号，在此援引其记载内容。
本公开涉及包含齐纳二极管的半导体装置及其制造方法。
技术介绍
已知有利用了齐纳二极管的恒压电源。虽然在搭载于车辆的电池的监视IC等中也使用了恒压电源，但在向IC等的电源供给中要求高精度的电压控制。以往，在N导电型的外延层与P导电型的扩散层之间的PN结中，取决于两者的浓度而唯一地决定齐纳电压。与此相对，专利文献1所公开的半导体装置在半导体基板设置第一扩散区域与第二扩散区域，能够任意地控制PN结的两个扩散区域的杂质浓度。然后，通过控制扩散区域的杂质浓度获得了希望的齐纳特性。现有技术文献专利文献专利文献1：日本特开2010－239015号公报
技术实现思路
然而，已知在齐纳电压中存在由击穿(日文：降伏)引起的随时间的变动。推测该特性变动由因击穿现象产生的热载流子被半导体基板的表面缺陷俘获而引起。在专利文献1所记载的半导体装置中，在由第一扩散区域与第二扩散区域的重叠形成的接合部中，起因于该重叠的击穿电压降低。然后，在相当于该重叠的部分产生击穿。在这种构成中，相当于重叠的部分是三维存在的区域，击穿现象在三维区域中的某处产生，但该位置不确定。即，产生击穿的准确的位置无法控制。由于根据产生击穿的位置，热载流子的产生、该热载流子向表面缺陷的俘获的状态不同，因此击穿的产生位置不确定成为增大齐纳电压的随时间的变动量的原因。而且，存在齐纳电压的随时间的变动妨碍高精度的电压控制的隐患。因此，本公开目的在于提供能够抑制齐纳电压的变动的半导体装置，并且提供该半导体装置的制造方法。本公开的第一方式的半导体装置具备：半导体基板，具有二极管形成区域；第一导电型的上部扩散区域，形成于二极管形成区域中的半导体基板的主面的表层；以及第二导电型的下部扩散区域，形成于在半导体基板的深度方向上相对于主面比上部扩散区域深的位置，下部扩散区域在比主面深的位置形成与上部扩散区域接合的PN结面，并且在二极管形成区域中的下部扩散区域的杂质浓度特性(profile)中，具有表示浓度的极大值的极大点。由此，能够在下部扩散区域中的杂质浓度的极大点处增大电场，因此能够容易使该极大点处产生击穿现象。设计者能够任意地决定下部扩散区域的杂质浓度及其峰值位置，并能够控制产生击穿现象的位置。即，能够将齐纳电压的变动因素抑制在最小限度。另外，上部扩散区域与下部扩散区域的PN结面形成于比半导体基板的主面深的位置，因此能够减小在产生热载流子时被存在于主面的表面缺陷俘获的概率。即，能够减小齐纳电压的变动量。这样，根据该半导体装置，使齐纳电压的变动因素为最小限度，并且也能够抑制击穿时的特性变动量。本公开的第二方式的半导体装置的制造方法具备如下步骤：准备半导体基板；在半导体基板的主面中的表层注入杂质，以从正面观察主面时成为旋转对称的形状的方式形成第二导电型的下部注入区域；在形成下部注入区域之后，通过退火使下部注入区域扩散；在下部注入区域的由退火进行的扩散之后，在半导体基板的主面中的表层注入杂质，在比下部注入区域相对于主面浅的位置，以成为与下部注入区域同心的旋转对称形状的方式形成第一导电型的上部注入区域；以及在形成上部注入区域之后，通过退火使下部注入区域扩散而形成下部扩散区域，并且使上部注入区域扩散而形成上部扩散区域。由此，能够在下部注入区域的旋转对称轴上，形成杂质浓度成为极大值的极大点，因此能够将齐纳电压的变动因素抑制在最小限度。另外，本公开的第三方式的半导体装置具备：第二导电型的半导体基板，具有二极管形成区域；第一导电型的上部扩散区域，形成于二极管形成区域中的半导体基板的主面的表层；第二导电型的下部扩散区域，形成于在半导体基板的深度方向上相对于主面比上部扩散区域深的位置，且杂质浓度高于半导体基板的杂质浓度；以及第二导电型的对电极区域，形成于二极管形成区域中的主面的表层，且杂质浓度高于半导体基板的杂质浓度，进而，在主面的表层、且上部扩散区域与对电极区域之间的区域形成杂质浓度高于半导体基板的杂质浓度的第二导电型的极间区域。由此，在产生击穿(breakdown)时，能够在上部扩散区域与对电极区域之间，抑制扩展至主面表层的耗尽层的侵入，并能够抑制电流路径中的电阻的上升。由此，能够抑制齐纳电压的变动。而且，本公开的第四方式的半导体装置的制造方法具备如下步骤：准备第二导电型的半导体基板；在半导体基板的主面中的表层注入杂质，形成杂质浓度高于半导体基板的杂质浓度的第二导电型的下部注入区域；在形成下部注入区域之后，通过退火使下部注入区域扩散；在下部注入区域的由退火进行的扩散之后，在扩散后的下部注入区域的表层注入杂质，在比下部注入区域相对于主面浅的位置形成第一导电型的上部注入区域；在形成上部注入区域之后，通过退火使下部注入区域扩散而形成下部扩散区域，并且使上部注入区域扩散而形成上部扩散区域；除此之外，在半导体基板的表层、且与下部注入区域分离的位置注入杂质而形成第二导电型的对电极注入区域；以及在半导体基板的表层、且对电极注入区域与下部注入区域之间的区域形成杂质浓度高于半导体基板的杂质浓度的极间区域。由此，在产生击穿时，能够在上部扩散区域与对电极区域之间抑制扩展至主面表层的耗尽层的侵入，并能够抑制电流路径中的电阻的上升。由此，能够抑制齐纳电压的变动。附图说明关于本公开的上述目的以及其他的目的、特征及优点，通过参照添附的附图以及下述的详细记述而更加明确。在附图中，图1是表示第一实施方式中的半导体装置的截面以及上表面的图，图2是表示准备半导体基板的工序的剖面图，图3是表示下部注入区域的形成工序的剖面图，图4是表示第一次退火工序的剖面图，图5是表示上部注入区域的形成工序的剖面图，图6是表示第二次退火工序的剖面图，图7是表示杂质浓度的三维特性的图，图8是表示齐纳电压的变动量的随时间的变化的图，图9是第二实施方式中的半导体装置的剖面图，图10是表示下部注入区域的形成工序的剖面图，图11是表示第一次退火工序的剖面图，图12是表示上部注入区域的形成工序的剖面图，图13是第三实施方式中的半导体装置的剖面图，图14是表示下部注入区域以及对电极注入区域的形成工序的剖面图，图15是表示第一次退火工序的剖面图，图16是表示上部注入区域以及极间注入区域的形成工序的剖面图，图17是第四实施方式中的半导体装置的剖面图。具体实施方式以下，基于附图对本公开的实施方式进行说明。另外，在以下的各图彼此间，对彼此相同或均等部分，赋予相同的附图标记。(第一实施方式)首先，参照图1对本实施方式的半导体装置的概略构成进行说明。该半导体装置包含齐纳二极管作为元件，例如被导入电源电路而作为恒压电源而发挥功能。如图1所示，半导体装置100具备半导体基板10、上部扩散区域20、下部扩散区域30、以及硅化物阻挡层40。半导体基板10是被设为N导电型的半导体晶片的一部分，特别是在图1中图示了主面10a侧的一部分。半导体基板10具有二极管形成区域Di。在二极管形成区域Di中，通过形成后述的上部扩散区域20以及下部扩散区域30，形成PN结二极管作为元件本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：半导体基板(10)，具有二极管形成区域(Di)；第一导电型的上部扩散区域(20、50、70)，形成于所述二极管形成区域中的所述半导体基板的主面(10a)的表层；以及第二导电型的下部扩散区域(30、60、80)，形成于在所述半导体基板的深度方向上相对于所述主面比所述上部扩散区域深的位置，且杂质浓度比所述半导体基板的杂质浓度高，所述下部扩散区域在比所述主面深的位置形成与所述上部扩散区域接合的PN结面(S)，并且，在所述二极管形成区域中的所述下部扩散区域的杂质浓度特性中，具有表示浓度的极大值的极大点(P、P1、P2)。

【技术特征摘要】
【国外来华专利技术】2016.10.18 JP 2016-204668;2017.04.06 JP 2017-076081.一种半导体装置，具备：半导体基板(10)，具有二极管形成区域(Di)；第一导电型的上部扩散区域(20、50、70)，形成于所述二极管形成区域中的所述半导体基板的主面(10a)的表层；以及第二导电型的下部扩散区域(30、60、80)，形成于在所述半导体基板的深度方向上相对于所述主面比所述上部扩散区域深的位置，且杂质浓度比所述半导体基板的杂质浓度高，所述下部扩散区域在比所述主面深的位置形成与所述上部扩散区域接合的PN结面(S)，并且，在所述二极管形成区域中的所述下部扩散区域的杂质浓度特性中，具有表示浓度的极大值的极大点(P、P1、P2)。2.根据权利要求1所述的半导体装置，其中，所述上部扩散区域以及所述下部扩散区域以通过所述极大点、且沿着所述深度方向的虚拟线为对称轴(A、B)而旋转对称地分布，所述PN结面是凹面或凸面。3.根据权利要求2所述的半导体装置，其中，从正面观察所述主面时，所述上部扩散区域与所述下部扩散区域彼此为相似形状。4.根据权利要求2或3所述的半导体装置，其中，所述上部扩散区域以及所述下部扩散区域在从正面观察所述主面时，分布为以所述对称轴为中心的正圆状。5.根据权利要求1～4中任一项所述的半导体装置，其中，所述下部扩散区域以覆盖所述上部扩散区域的方式形成，所述下部扩散区域的一部分在所述主面露出。6.根据权利要求1～5中任一项所述的半导体装置，其中，还具备设于所述主面之上的硅化物阻挡层(40)，所述硅化物阻挡层形成为，跨越在所述主面露出的所述上部扩散区域与第二导电型的半导体区域的PN结线(L1、L2)。7.根据权利要求1～6中任一项所述的半导体装置，其中，所述半导体基板为第二导电型，所述半导体装置还具备第二导电型的对电极区域(90)，该第二导电型的对电极区域(90)形成于所述二极管形成区域中的所述主面的表层，且杂质浓度比所述半导体基板的杂质浓度高，在所述主面的表层、且所述上部扩散区域与所述对电极区域之间的区域形成第二导电型的极间区域(91)，该第二导电型的极间区域(91)的杂质浓度比所述半导体基板的杂质浓度高。8.根据权利要求7所述的半导体装置，其中，所述极间区域的杂质浓度设为比所述下部扩散区域中的杂质浓度的所述极大点低的浓度。9.根据权利要求7或8所述的半导体装置，其中，所述极间区域形成为与所述下部扩散区域以及所述对电极区域独立的杂质区域。10.根据权利要求7或8所述的半导体装置，其中，所述极间区域通过使所述下部扩散区域以及所述对电极区域成为第二导电型的杂质重叠而形成。11.一种半导体装置，具备：第二导电型的半导体基板(10)，具有二极管形成区域(Di)；第一导电型的上部扩散区域(20、50、70)，形成于所述二极管形成区域中的所述半导体基板的主面(10a)的表层；第二导电型的下部扩散区域(30、60、80)，形成于在所述半导体基板的深度方向上相对于所述主面比所述上部扩散区域深的位置，且杂质浓度比所述半导体基板的杂质浓度高；以及第二导电型的对电极区域(90)，形成于所述二极管形成区域中的所述主面的表层，杂质浓度比所述半导体基板的杂质浓度高，进而，在所述主面的表层、且所述上部扩散区域与所述对电极区域之间的区域形成第二导电型的极间区域(91)，该第二导电型的极间区域(91)的杂质浓度比所述半导体基板的杂质浓度高。12.根据权利要求11所述的半导体装置，其中，所述极间区域的杂质浓度设为比所述下部扩散区域中的杂质浓度的最大值低的浓度。13.根据权利要求11或12所述的半导体装置，其中，所述极间区域形成为与所述下部扩散区域以及所述对电极区域独立的杂质区域。14.根据权利要求11或12所述的半导体装置，其中，所述极间区域通过使所述下部扩散区域以及所述对电极区域成为第二导电型的杂质重叠而形成。15.一种半导体装置的制造方法，具备如下步骤：准备半导体基板(10)；在所述半导体基板的主面中的表层注入杂质，以在从正面观察所述主面时成为旋转对称的形状的方式形成杂质浓度高于所述半导体基板的杂质浓度的第二导电型的下部...

【专利技术属性】
技术研发人员：柳振一郎，野中裕介，野间诚二，樱井晋也，池浦奖悟，笠原淳志，泷泽伸，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本,JP