一种功率器件制备方法及功率器件技术

本发明专利技术提供一种功率器件制备方法及功率器件，通过三次光刻在衬底内部形成沟槽，对沟槽进行横向扩散以及外延生长形成半导体层，获得所述功率器件，该功率器件制备方法工艺简单，制造成本低，形成的功率器件PN结通过外延形成，器件的击穿电压稳定性和一致性良好，侧面PN结密度远大于常规产品，减小了芯片面积，该方法形成的器件具有多路双向功能，方便应用过程中对多个电路同时保护，降低了器件的应用成本。

A Method for Preparing Power Devices and Power Devices

The invention provides a power device preparation method and a power device. The power device is obtained by forming a groove in the substrate through three photolithography, transverse diffusion of the groove and epitaxy growth to form a semiconductor layer. The preparation method of the power device is simple and the manufacturing cost is low. The formed PN junction of the power device is formed by epitaxy, and the breakdown voltage stability of the device is 1. The density of PN junction on the side is much higher than that of conventional products, which reduces the chip area. The device formed by this method has multi-channel and bidirectional function, facilitates the simultaneous protection of multiple circuits in the application process, and reduces the application cost of the device.

【技术实现步骤摘要】
一种功率器件制备方法及功率器件
本专利技术涉及半导体制造工艺领域，尤其涉及一种瞬态电压抑制器制造工艺领域。
技术介绍
静电放电(ElectrostaticDischarge，ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中，瞬态电压抑制器(TransientVoltageSuppressor，TVS)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容TVS结构适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。为了改善TVS的反向特性，提高器件可靠性，通常采用保护环结构和金属场板结构，但是这两种结构引入的附加电容大，而且器件面积大，降低了器件性能，提高了器件制造成本，且工艺复杂。
技术实现思路
本专利技术提供一种功率器件制备方法及功率器件，通过横向扩散深沟槽制备功率器件，简化工艺流程，提高器件性能，大幅降低了器件的生产时间和制造成本。一方面，本专利技术提供一种功率器件制备方法，包括：提供第一导电类型的衬底；在所述衬底的侧壁刻蚀形成第一横向沟槽和第二横向沟槽，所述第一横向沟槽和所述第二横向沟槽的距离为T1；在所述第一横向沟槽和所述第二横向沟槽的侧壁进行第二导电类型杂质扩散分别形成第一扩散区和第二扩散区，所述第一扩散区和所述第二扩散区的距离为T2；在所述第一横向沟槽和所述第二横向沟槽内填充第二导电类型杂质分别形成第一外延层和第二外延层；在所述衬底上表面刻蚀形成第三沟槽，所述第三沟槽的宽度为T3；在所述第三沟槽底部注入第二导电类型杂质形成注入区；在所述第三沟槽内填充第一导电类型杂质形成第三外延层；在所述衬底上表面和下表面分别制备第一金属和第二金属。另一方面，本专利技术提供一种功率器件，包括：第一导电类型的衬底；第二导电类型的第一扩散区和第二扩散区，所述第一扩散区和所述第二扩散区分别形成于所述衬底侧壁；第二导电类型的第一外延层和第二外延层，所述第一外延层和所述第二外延层形成于所述衬底侧壁，并分别被所述第一扩散区和所述第二扩散区包围除侧壁一端；第二导电类型的注入区，所述注入区注入形成于所述衬底内部，不与所述第一扩散区和所述第二扩散区连接；第一导电类型的第三外延层，所述第三外延层形成于所述注入区之上，并分别与所述第一扩散区和所述第二扩散区连接；第一金属和第二金属，所述第一金属形成于所述衬底上表面，所述第二金属形成于所述衬底下表面。本专利技术技术方案通过三次光刻在衬底内部形成沟槽，对沟槽进行横向扩散以及外延生长形成半导体层，工艺简单，降低制造成本，PN结通过外延形成，器件的击穿电压稳定性和一致性良好，侧面PN结密度远大于常规产品，减小了芯片面积，该方法形成的器件具有多路双向功能，方便应用过程中对多个电路同时保护，降低了器件的应用成本。附图说明构成本专利技术的一部分的附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1为本专利技术实施例所述制备方法流程示意图；图2为在衬底侧壁形成沟槽后的结构示意图；图3为在侧壁沟槽形成扩散区后的结构示意图；图4为在侧壁沟槽形成外延层后的结构示意图；图5为在衬底形成第三沟槽后的结构示意图；图6为在第三沟槽注入形成注入区后的结构示意图；图7为在第三沟槽形成外延层后的结构示意图；图8为在衬底上下表面形成金属后的结构示意图。附图标记说明：10：衬底；20：第一横向沟槽；22：第一扩散区；24：第一外延层；30：第二横向沟槽；32：第二扩散区；34：第二外延层；40：第三沟槽；42：注入区；44：第三外延层；50：第一金属；52：第二金属。具体实施方式需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。本专利技术技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本专利技术的实施例中，第一导电类型为N型，第二导电类型为P型，在其他实施例中，第一导电类型也可以为P型，第二导电类型也可以为N型，在本专利技术的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。下面将参考附图并结合实施例来详细说明本专利技术。如图1所示为本专利技术实施例提供的功率器件制备方法的流程示意图，包括：S101：提供第一导电类型的衬底10。具体的，请参见图2，所述衬底10作为半导体器件的载体，主要起到支撑的作用，所述衬底10的材质可以为硅衬底10、锗衬底10等，在本实施方式中，所述衬底10的材质优选为硅衬底10，硅为最常见、低廉且性能稳定的半导体材料。在本专利技术的实施例中，所述第一导电类型为N型，所述衬底10的掺杂离子为磷或砷等。S103：在所述衬底10的侧壁刻蚀形成第一横向沟槽20和第二横向沟槽30，所述第一横向沟槽20和所述第二横向沟槽30的距离为T1。具体的，请参见图2，在衬底10上形成图形化的掩膜层，沿掩膜层中的图形刻蚀衬底10，形成第一横向沟槽20和第二横向沟槽30，并去除掩膜层，第一横向沟槽20和第二横向沟槽30不连接，且距离为T1，优选的，采用干法刻蚀形成的结构形状易于控制，优选的，第一横向沟槽20和第二横向沟槽30在衬底10呈中心对称结构，形成的器件性能更优。S105：在所述第一横向沟槽20和所述第二横向沟槽30的侧壁进行第二导电类型杂质扩散分别形成第一扩散区22和第二扩散区32，所述第一扩散区22和所述第二扩散区32的距离为T2。具体的，请参见图3，第一扩散区22和第二扩散区32通过高温扩散形成，所述高温扩散工艺可以选用扩散炉执行，可用化学汽相淀积法将杂质淀积在硅片上，生成含有杂质的氧化硅膜或多晶硅膜，再进行高温扩散，生成的第一扩散区22和第二扩散区32的距离为T2，由于第一扩散区22和第二扩散区32通过扩散工艺形成，因此T2小于T1，扩散工艺使得杂质与沟槽更紧密，在其他实本文档来自技高网...

【技术保护点】
1.一种功率器件制备方法，其特征在于，包括：提供第一导电类型的衬底；在所述衬底的侧壁刻蚀形成第一横向沟槽和第二横向沟槽，所述第一横向沟槽和所述第二横向沟槽的距离为T1；在所述第一横向沟槽和所述第二横向沟槽的侧壁进行第二导电类型杂质扩散分别形成第一扩散区和第二扩散区，所述第一扩散区和所述第二扩散区的距离为T2；在所述第一横向沟槽和所述第二横向沟槽内填充第二导电类型杂质分别形成第一外延层和第二外延层；在所述衬底上表面刻蚀形成第三沟槽，所述第三沟槽的宽度为T3；在所述第三沟槽底部注入第二导电类型杂质形成注入区；在所述第三沟槽内填充第一导电类型杂质形成第三外延层；在所述衬底上表面和下表面分别制备第一金属和第二金属。

【技术特征摘要】
1.一种功率器件制备方法，其特征在于，包括：提供第一导电类型的衬底；在所述衬底的侧壁刻蚀形成第一横向沟槽和第二横向沟槽，所述第一横向沟槽和所述第二横向沟槽的距离为T1；在所述第一横向沟槽和所述第二横向沟槽的侧壁进行第二导电类型杂质扩散分别形成第一扩散区和第二扩散区，所述第一扩散区和所述第二扩散区的距离为T2；在所述第一横向沟槽和所述第二横向沟槽内填充第二导电类型杂质分别形成第一外延层和第二外延层；在所述衬底上表面刻蚀形成第三沟槽，所述第三沟槽的宽度为T3；在所述第三沟槽底部注入第二导电类型杂质形成注入区；在所述第三沟槽内填充第一导电类型杂质形成第三外延层；在所述衬底上表面和下表面分别制备第一金属和第二金属。2.根据权利要求1所述的功率器件制备方法，其特征在于，所述第一横向沟槽和所述第二横向沟槽在所述衬底内的位置中心对称。3.根据权利要求1所述的功率器件制备方法，其特征在于，所述第一横向沟槽和所述第二横向沟槽采用干法刻蚀形成。4.根据权利要求1所述的功率器件制备方法，其特征在于，所述第一扩散区和所述第二扩散区通过炉管热扩散形成。5.根据权利要求1所述的功率器件制备方法，其特征在于，所述第一扩散区和...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：泉州臻美智能科技有限公司，
类型：发明
国别省市：福建,35