半导体器件及其制造方法技术

本申请涉及半导体器件及其制造方法。改善了半导体器件的性能。多个第一栅极图案形成在半导体衬底的一部分的鳍之上。在相邻的第一栅极图案之间形成包括金属氧化物膜的栅极绝缘膜。然后，在栅极绝缘膜之上形成存储器栅极电极，以填充在相邻的第一栅极图案之间。然后，选择性地去除第一栅极图案，以经由栅极绝缘膜在存储器栅极电极的侧表面处形成第二栅极图案。然后，将离子注入到从存储器栅极电极和第二栅极图案露出的鳍中，以在鳍中形成延伸区域。在形成延伸区域期间，在鳍的侧表面处不形成栅极绝缘膜，因此没有抑制离子注入。

Semiconductor Devices and Their Manufacturing Methods

This application relates to semiconductor devices and their manufacturing methods. The performance of semiconductor devices is improved. A plurality of first gate patterns are formed on a fin of a portion of the semiconductor substrate. A gate insulating film including a metal oxide film is formed between adjacent first gate patterns. Then, a memory gate electrode is formed on top of the gate insulating film to fill between adjacent first gate patterns. Then, the first gate pattern is selectively removed to form a second gate pattern at the side surface of the memory gate electrode via the gate insulating film. The ion is then implanted into the fin exposed from the memory gate electrode and the second gate pattern to form an extended region in the fin. During the formation of the extended region, no grid insulating film was formed on the side surface of the fin, so the ion implantation was not inhibited.

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用2017年11月30日提交的日本专利申请No.2017-229777的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。
本专利技术涉及一种半导体器件及其制造方法。更具体地，本专利技术涉及一种可有效地应用于包括鳍型晶体管的半导体器件的技术。
技术介绍
作为能够实现更高的操作速度、漏电流和功耗的减小以及半导体元件的小型化的场效应晶体管，已知鳍型晶体管。鳍型晶体管(FINFET：鳍型场效应晶体管)是例如下面的半导体元件：具有突出在半导体衬底之上的半导体层作为沟道区域，并且具有以使得跨越突出的半导体层而延伸的方式形成的栅极电极。此外，作为电可写/可擦除非易失性半导体存储器，已经广泛使用闪存存储器或EEPROM(电可擦除可编程只读存储器)。存储器件具有：在MISFET(金属绝缘体半导体场效应晶体管)的栅极电极下方的俘获(trap)绝缘膜或由氧化物膜包围的导电浮置栅极电极。存储器件使用浮置栅极电极或俘获绝缘膜处的电荷累积状态作为存储信息，并读出该信息作为每个晶体管的阈值。俘获绝缘膜表示能够累积电荷的绝缘膜。作为其一个例子，可以提及氮化硅膜。将电荷注入/放电到这样的电荷累积层中使得每个MISFET阈值变化并且用作存储元件。闪存存储器也称为MONOS(金属-氧化物-氮化物-氧化物-半导体)型晶体管。此外，已广泛使用分裂栅极型存储器单元，其使用MONOS型晶体管作为用于存储器的晶体管并且还附加地具有用于控制的晶体管。专利文献1公开了一种形成分裂栅极型存储器单元的技术，所述存储器单元包括具有FINFET结构的MONOS型晶体管。专利文献2公开了以下技术：通过在用于控制的晶体管的栅极电极和虚设图案之间掩埋MONOS型晶体管的栅极电极来形成分裂栅极型存储器单元。所引用的文献[专利文献1]日本未审查专利申请公开No.2017-045860[专利文献2]日本未审查专利申请公开No.2016-165010
技术实现思路
当包括MONOS型晶体管的分裂栅极型存储器单元被形成有鳍结构时，为了改善存储器单元的性能，期望增强在鳍中的离子注入的可控性的技术、在鳍表面处稳定形成外延层的技术或者其他技术。其他目的和新颖特征将从本说明书的描述和附图中显而易见。本申请中公开的代表性实施例将简要描述如下。一个实施例的用于制造半导体器件的方法包括以下步骤：在半导体衬底的一部分的突出部分之上形成多个第一栅极图案；在相邻的第一栅极图案之间形成包括金属氧化物膜的第一栅极绝缘膜；以及以使得在相邻的第一栅极图案之间进行填充的方式，在第一栅极绝缘膜之上形成存储器栅极电极。此外，用于制造半导体器件的方法包括以下步骤：选择性地去除多个第一栅极图案，并且由此经由第一栅极绝缘膜在存储器栅极电极的侧表面处形成第二栅极图案；以及对从存储器栅极电极和第二栅极图案露出的突出部分进行离子注入，并且由此在突出部分中形成杂质区域。根据一个实施例，可以改善半导体器件的性能。附图说明图1是示出第一实施例的半导体芯片的布局配置的示意图；图2是示出第一实施例的半导体器件的平面图；图3是示出第一实施例的半导体器件的透视图；图4是示出第一实施例的半导体器件的横截面图；图5是存储器单元的等效电路图；图6是示出“写入”、“擦除”和“读取”时选择存储器单元的各位置的电压施加条件的一个示例的表；图7是用于示出在制造步骤期间第一实施例的半导体器件的透视图；图8是用于示出在图7之后的制造步骤期间的半导体器件的透视图；图9是用于示出在图8之后的制造步骤期间的半导体器件的透视图；图10是用于示出在图9之后的制造步骤期间的半导体器件的透视图；图11是用于示出在图10之后的制造步骤期间的半导体器件的透视图；图12是用于示出在图11之后的制造步骤期间的半导体器件的透视图；图13是用于示出在图12之后的制造步骤期间的半导体器件的横截面图；图14是用于示出在图13之后的制造步骤期间的半导体器件的横截面图；图15是用于示出在图14之后的制造步骤期间的半导体器件的横截面图；图16是用于示出在图15之后的制造步骤期间的半导体器件的横截面图；图17是用于示出在图16之后的制造步骤期间的半导体器件的横截面图；图18是用于示出在图17之后的制造步骤期间的半导体器件的横截面图；图19是用于示出在图18之后的制造步骤期间的半导体器件的横截面图；图20是用于示出在图19之后的制造步骤期间的半导体器件的横截面图；图21是用于示出在图20之后的制造步骤期间的半导体器件的横截面图；图22是用于示出在图21之后的制造步骤期间的半导体器件的横截面图；图23是用于示出在图22之后的制造步骤期间的半导体器件的横截面图；图24是用于示出在图23之后的制造步骤期间的半导体器件的横截面图；图25是用于示出在图24之后的制造步骤期间的半导体器件的横截面图；图26是用于示出在图25之后的制造步骤期间的半导体器件的横截面图；图27是用于示出在图26之后的制造步骤期间的半导体器件的横截面图；图28是示出第一实施例的修改示例1的半导体器件的横截面图；图29是示出第一实施例的修改示例2的半导体器件的横截面图；图30是示出第一实施例的半导体器件的馈电部分的平面图；图31是示出第一实施例的半导体器件的馈电部分的横截面图；图32是用于示出在图30之后的制造步骤期间的半导体器件的平面图；图33是用于示出在图31之后的制造步骤期间的半导体器件的横截面图；图34是用于示出在图32之后的制造步骤期间的半导体器件的平面图；图35是用于示出在图33之后的制造步骤期间的半导体器件的横截面图；图36是用于示出在图34之后的制造步骤期间的半导体器件的平面图；图37是用于示出在图35之后的制造步骤期间的半导体器件的横截面图；图38是用于示出在图36之后的制造步骤期间的半导体器件的平面图；图39是用于示出在图37之后的制造步骤期间的半导体器件的横截面图；图40是用于示出在图38之后的制造步骤期间的半导体器件的平面图；图41是用于示出在图39之后的制造步骤期间的半导体器件的横截面图；图42是用于示出在图40之后的制造步骤期间的半导体器件的平面图；图43是用于示出在图41之后的制造步骤期间的半导体器件的横截面图；图44是用于示出在图42之后的制造步骤期间的半导体器件的平面图；图45是用于示出在图43之后的制造步骤期间的半导体器件的横截面图；图46是用于示出在图44之后的制造步骤期间的半导体器件的平面图；图47是用于示出在图45之后的制造步骤期间的半导体器件的横截面图；图48是用于示出在图46之后的制造步骤期间的半导体器件的平面图；图49是用于示出在图47之后的制造步骤期间的半导体器件的横截面图；图50是示出第二实施例的半导体器件的横截面图；图51是示出研究示例的半导体器件的横截面图；图52是用于示出在图51之后的制造步骤期间的半导体器件的横截面图；图53是用于示出在图52之后的制造步骤期间的半导体器件的横截面图；图54是用于示出在图53之后的制造步骤期间的半导体器件的横截面图；图55是示出研究示例的半导体器件的问题的横截面图；图56是示出研究示例的半导体器件的问题的横截面图；图57是示出研究示例的半导体器件的馈电部分的平面图；图58是用于示出在图57之后本文档来自技高网...

【技术保护点】
1.一种用于制造半导体器件的方法，包括以下步骤：(a)使半导体衬底的上表面的一部分后退，并形成突出部分，所述突出部分是半导体衬底的一部分，并且从后退的所述半导体衬底的上表面突出、并沿着所述半导体衬底的主表面在第一方向上延伸；(b)以使得覆盖所述突出部分的上表面和侧表面的方式，形成第一导电膜；(c)图案化所述第一导电膜，并且由此形成在与所述第一方向正交的第二方向上延伸的多个第一栅极图案；(d)在所述第一栅极图案的上表面和侧表面之上、以及在相互邻近的所述第一栅极图案之间的突出部分的上表面和侧表面之上，形成第一栅极绝缘膜，所述第一栅极绝缘膜包括金属氧化物膜；(e)在所述第一栅极绝缘膜之上，以使得在相邻的所述第一栅极图案之间进行填充的方式，形成沿所述第二方向延伸的存储器栅极电极；(f)在步骤(e)之后，去除形成在所述第一栅极图案的上表面之上的所述第一栅极绝缘膜；(g)在步骤(f)之后，去除所述第一栅极图案的一部分，并且由此形成第二栅极图案，所述第二栅极图案在所述第二方向上延伸、并且由剩余的所述第一栅极图案形成，剩余的所述第一栅极图案经由所述第一栅极绝缘膜而在所述存储器栅极电极的在所述第一方向上的侧表面处；和(h)对从所述存储器栅极电极和所述第二栅极图案露出的所述突出部分进行离子注入，并且由此在所述突出部分中形成杂质区域。...

【技术特征摘要】
2017.11.30 JP 2017-2297771.一种用于制造半导体器件的方法，包括以下步骤：(a)使半导体衬底的上表面的一部分后退，并形成突出部分，所述突出部分是半导体衬底的一部分，并且从后退的所述半导体衬底的上表面突出、并沿着所述半导体衬底的主表面在第一方向上延伸；(b)以使得覆盖所述突出部分的上表面和侧表面的方式，形成第一导电膜；(c)图案化所述第一导电膜，并且由此形成在与所述第一方向正交的第二方向上延伸的多个第一栅极图案；(d)在所述第一栅极图案的上表面和侧表面之上、以及在相互邻近的所述第一栅极图案之间的突出部分的上表面和侧表面之上，形成第一栅极绝缘膜，所述第一栅极绝缘膜包括金属氧化物膜；(e)在所述第一栅极绝缘膜之上，以使得在相邻的所述第一栅极图案之间进行填充的方式，形成沿所述第二方向延伸的存储器栅极电极；(f)在步骤(e)之后，去除形成在所述第一栅极图案的上表面之上的所述第一栅极绝缘膜；(g)在步骤(f)之后，去除所述第一栅极图案的一部分，并且由此形成第二栅极图案，所述第二栅极图案在所述第二方向上延伸、并且由剩余的所述第一栅极图案形成，剩余的所述第一栅极图案经由所述第一栅极绝缘膜而在所述存储器栅极电极的在所述第一方向上的侧表面处；和(h)对从所述存储器栅极电极和所述第二栅极图案露出的所述突出部分进行离子注入，并且由此在所述突出部分中形成杂质区域。2.根据权利要求1所述的用于制造半导体器件的方法，其中，在步骤(h)时，在从所述存储器栅极电极和所述第二栅极图案露出的所述突出部分的上表面和侧表面处，不形成所述第一栅极绝缘膜。3.根据权利要求1所述的用于制造半导体器件的方法，还包括以下步骤：(i)在步骤(h)之后，在包括形成在其中的所述杂质区域的所述突出部分之上形成外延层。4.根据权利要求3所述的用于制造半导体器件的方法，还包括以下步骤：(j)在步骤(h)和步骤(i)之间，使包括形成在其中的所述杂质区域的所述突出部分后退，其中所述外延层形成在后退的所述突出部分之上。5.根据权利要求3所述的用于制造半导体器件的方法，还包括以下步骤：(k)在步骤(f)和步骤(g)之间，在所述第一栅极图案之上形成盖膜，其中，使用所述盖膜作为掩模来进行所述步骤(g)，以及其中，在将所述盖膜留在所述第二栅极图案的上表面之上的情况下进行步骤(i)。6.根据权利要求5所述的用于制造半导体器件的方法，还包括以下步骤：(1)在步骤(h)和步骤(i)之间，在所述第二栅极图案的侧表面之上形成侧壁间隔物，其中，所述侧壁间隔物的上端的位置低于所述盖膜的上表面，并且高于所述第二栅极图案和所述盖膜之间的边界。7.根据权利要求6所述的用于制造半导体器件的方法，其中，所述侧壁间隔物不形成在包括形成在其中的所述杂质区域的所述突出部分的侧表面之上。8.根据权利要求1所述的用于制造半导体器件的方法，还包括以下步骤：(m)在步骤(a)和步骤(b)之间，在所述突出部分的侧表面之上、以及在所述半导体衬底之上形成元件隔离部分，其中，所述元件隔离部分的上表面的位置低于所述突出部分的上表面的位置，以及其中，所述杂质区域形成在位于所述元件隔离部分的上表面上方的整个突出部分处。9.根据权利要求1所述的用于制造半导体器件的方法，还包括以下步骤：(n)在步骤(h)之后，在包括形成在其中的所述杂质区域的所述突出部分的上表面和侧表面处直接形成硅化物层。10.根据权利要求1所述的用于制造半导体器件的方法，还包括以下步骤：(o)在步骤(h)之后，在所述存储器栅极电极和所述第二栅极图案的每个上表面处...

【专利技术属性】
技术研发人员：津田是文，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP