一种半浮栅存储器件及其制造方法技术

本发明专利技术公开了一种半浮栅存储器件及其制造方法，在现有工艺流程中仅增加一张光刻版和一步离子注入，使得现有器件结构的半浮栅窗口左右两侧加入了两块第二类掺杂的重掺杂区域，这两块第二类掺杂的重掺杂区域其一能减少寄生MOSFET漏电流、减少半浮栅漏电和电位波动，其二能进一步增强TFET向半浮栅的充电电流、缩短写入时间。本发明专利技术的半浮栅存储器件，可以提高存取速度，延长半浮栅保存电荷时间，同时器件之间的性能参数波动小，适用于大规模集成。

A Semi-floating Gate Memory Device and Its Manufacturing Method

The invention discloses a semi-floating gate memory device and its manufacturing method. In the existing process, only one photolithography plate and one step ion implantation are added to the semi-floating gate window of the device structure, so that two heavily doped areas of type II are added to the left and right sides of the semi-floating gate window of the existing device structure. One of the two heavily doped areas of type II can reduce parasitic MOSFET leakage current, reduce Half-Floating gate leakage current and reduce Half-Floating gate leakage current. Potential fluctuation can further enhance the charging current from TFET to semi-floating gate and shorten the writing time. The semi-floating gate memory device of the invention can improve the access speed, prolong the storage charge time of the semi-floating gate, and has small fluctuation of performance parameters among the devices, so it is suitable for large-scale integration.

【技术实现步骤摘要】
一种半浮栅存储器件及其制造方法
本专利技术涉及半导体存储器件
，更具体地，涉及一种半浮栅存储器件及其制造方法。
技术介绍
半导体存储器被广泛应用于各种电子产品之中。不同应用领域对半导体存储器的构造、性能和密度有着不同的要求。比如，静态随机存储器(SRAM)拥有很高的随机存取速度和较低的集成密度，而标准的动态随机存储器(DRAM)则具有很高的密度和中等的随机存取速度。文献Science,341(6146):640-643提出了一种利用TFET擦写电荷的半浮栅存储器件，并在实际流片中得到了应用。其结构如图1所示(图中各标记所代表结构的含义请参考该文献)。这种半浮栅存储器件结构中存在联通半浮栅窗口和阱衬底的寄生MOSFET，沿其沟道是主要的漏电通道。该寄生MOSFET由于沟道参杂低、沟道长度小，导致Vt小并有较强的短沟道效应，导致漏电流较大，严重影响半浮栅内电荷保持时间、并且会导致半浮栅电位波动、器件之间波动大无法大规模集成。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供一种半浮栅存储器件及其制造方法。为实现上述目的，本专利技术的技术方案如下：一种半浮栅存储器件，包本文档来自技高网...

【技术保护点】
1.一种半浮栅存储器件，其特征在于，包括：一个具有第一类掺杂的半导体衬底，所述半导体衬底上具有第一类掺杂的阱注入和沟道区域；形成于所述沟道区域左右两侧的具有第二类掺杂的轻掺杂区；覆盖于所述半导体衬底表面上的第一层电介质薄膜，形成于所述第一层电介质薄膜上的半浮栅接触窗口，所述半浮栅接触窗口位于右侧所述轻掺杂区的上方位置；形成于所述半浮栅接触窗口下方两侧位置的具有第二类掺杂的重掺杂区，所述重掺杂区相连位于右侧所述轻掺杂区中；形成于所述半浮栅接触窗口下方的第一类掺杂区域，所述第一类掺杂区域相连位于所述重掺杂区中；覆盖于所述第一层电介质薄膜及其半浮栅接触窗口上的具有第一类掺杂的半浮栅，所述半浮栅通过所...

【技术特征摘要】
1.一种半浮栅存储器件，其特征在于，包括：一个具有第一类掺杂的半导体衬底，所述半导体衬底上具有第一类掺杂的阱注入和沟道区域；形成于所述沟道区域左右两侧的具有第二类掺杂的轻掺杂区；覆盖于所述半导体衬底表面上的第一层电介质薄膜，形成于所述第一层电介质薄膜上的半浮栅接触窗口，所述半浮栅接触窗口位于右侧所述轻掺杂区的上方位置；形成于所述半浮栅接触窗口下方两侧位置的具有第二类掺杂的重掺杂区，所述重掺杂区相连位于右侧所述轻掺杂区中；形成于所述半浮栅接触窗口下方的第一类掺杂区域，所述第一类掺杂区域相连位于所述重掺杂区中；覆盖于所述第一层电介质薄膜及其半浮栅接触窗口上的具有第一类掺杂的半浮栅，所述半浮栅通过所述半浮栅接触窗口与左右两侧所述轻掺杂区接触，形成一个p-n结二极管；覆盖于所述半浮栅表面上的第二层电介质薄膜，以及形成于所述第二层电介质薄膜上的控制栅；形成于所述控制栅两侧的侧墙，以及形成于所述侧墙两侧的所述半导体衬底上的具有第二类掺杂的源区和漏区。2.根据权利要求1所述的半浮栅存储器件，其特征在于，所述半导体衬底的底部具有底部电极。3.根据权利要求1所述的半浮栅存储器件，其特征在于，所述第一类掺杂的掺杂类型为n型，所述第二类掺杂的掺杂类型为p型；或者，所述第一类掺杂的掺杂类型为p型，所述第二类掺杂的掺杂类型为n型。4.根据权利要求1所述的半浮栅存储器件，其特征在于，所述半浮栅为多晶硅栅。5.根据权利要求1所述的半浮栅存储器件，其特征在于，所述控制栅为多晶硅栅或者金属栅中的任意一种。6.根据权利要求1所述的半浮栅存储器件，其特征在于，所述第一层电介质薄膜和/或第二层电介质薄膜为氧化硅、氮化硅、氮氧化硅、氧化铪中的任意一种或几种。7.一种权利要求1所述的半浮栅存储器件的制造方法，其特征在于，包括以下步骤：提供一个具有第一类掺杂的...

【专利技术属性】
技术研发人员：师沛，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海,31