半导体器件和制造方法技术

本发明专利技术实施例提供了诸如鳍式场效应晶体管的半导体器件及其制造方法。在一些实施例中，在半导体鳍上方形成栅极间隔件并且在鳍上方形成栅极堆叠件。在栅极堆叠件上方形成对栅极间隔件具有较大的选择性的第一牺牲材料，以及在源极/漏极接触件上方形成具有较大选择性的第二牺牲材料。利用蚀刻工艺形成穿过第一牺牲材料和第二牺牲材料的开口，并且用导电材料填充开口。

Semiconductor Devices and Manufacturing Methods

The embodiment of the present invention provides a semiconductor device such as a fin field effect transistor and a manufacturing method thereof. In some embodiments, a grid spacer is formed above the semiconductor fin and a grid stack is formed above the fin. The first sacrificial material with high selectivity to the gate spacer is formed above the gate stack, and the second sacrificial material with high selectivity is formed above the source/drain contact. An opening through the first sacrificial material and the second sacrificial material is formed by etching process, and the opening is filled with conductive material.

【技术实现步骤摘要】
半导体器件和制造方法
本专利技术实施例涉及半导体器件和制造方法。
技术介绍
半导体器件用于诸如例如个人电脑、手机、数码相机和其他电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。半导体产业通过不断减小最小部件尺寸持续地改进各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成至给定的区域。然而，随着最小部件尺寸的减小，出现了应该解决的附加问题。
技术实现思路
根据本专利技术的一些实施例，提供了一种制造半导体器件的方法，所述方法包括：在半导体鳍上方形成栅极间隔件；邻近所述栅极间隔件形成第一栅极堆叠件；在所述半导体鳍上方形成第二栅极堆叠件；在所述第一栅极堆叠件和所述第二栅极堆叠件上方形成第一牺牲材料，其中，所述第一牺牲材料对所述栅极间隔件具有大于12的蚀刻选择性；在所述第一栅极堆叠件和所述第二栅极堆叠件之间以及所述第一栅极堆叠件上方的所述第一牺牲材料和所述第二栅极堆叠件上方的所述第一牺牲材料之间的区域内放置第一导电材料和第二牺牲材料，其中，所述第二牺牲材料与所述第一牺牲材料不同并且对所述栅极间隔件具有大于12的蚀刻选择性；穿过所述第一牺牲材料蚀刻第一开口；以及穿过所述第二牺牲材料蚀刻第二开口。根据本专利技术的另一些实施例，还提供了一种制造半导体器件的方法，所述方法包括：在衬底上方的第一牺牲材料上方放置第一光刻胶；形成穿过所述第一牺牲材料的第一部分的第一开口以暴露栅极堆叠件上方的覆盖层并且以暴露栅极间隔件的侧壁，其中，所述栅极间隔件和所述第一牺牲材料在形成所述第一开口期间具有大于12的蚀刻选择性；在第二牺牲材料上方放置第二光刻胶，其中，所述第二牺牲材料和所述栅极间隔件具有大于12的蚀刻选择性；形成至少部分地穿过所述第二牺牲材料的第二开口；在停止形成所述第二开口之后，所述第二开口延伸穿过所述第二牺牲材料以暴露源极/漏极接触件；以及用导电材料填充所述第一开口和所述第二开口。根据本专利技术的又一些实施例，还提供了一种半导体器件，包括：栅极堆叠件；覆盖层，位于所述栅极堆叠件上方；第一牺牲层，位于所述覆盖层上方；栅极接触件，延伸穿过所述第一牺牲层并且与所述覆盖层物理接触；第一间隔件，邻近所述栅极堆叠件、所述覆盖层和所述栅极接触件的每个并且与所述栅极堆叠件、所述覆盖层和所述栅极接触件的每个物理接触；源极/漏极接触件，邻近所述第一间隔件；第二牺牲层，位于所述源极/漏极接触件上方，所述第二牺牲层与所述第一牺牲层不同；以及源极/漏极接触插塞，延伸穿过第二牺牲层并且与源极/漏极接触件物理接触。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据一些实施例的栅极堆叠件的形成。图2示出了根据一些实施例的第一牺牲材料的形成。图3A至图3B示出了根据一些实施例的用于接触端切割的层的形成。图4示出了根据一些实施例的层的图案化。图5示出了根据一些实施例的层间电介质的去除。图6示出了根据一些实施例的第一接触材料的形成。图7示出了根据一些实施例的图案化工艺。图8示出了根据一些实施例的第二牺牲材料的形成。图9示出了根据一些实施例的栅极开口的形成。图10示出了根据一些实施例的源极/漏极接触件开口的形成。图11示出了根据一些实施例的轨道开口的形成。图12示出了根据一些实施例的穿透蚀刻工艺。图13A至图13B示出了根据一些实施例的接触件的形成。图14至图15示出了根据一些实施例的使用头盔材料的实施例。图16示出了根据一些实施例的没有头盔材料的实施例。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。现在将参照其中在三纳米工艺节点内利用自对准接触材料的特定实施例来描述实施例。然而，本文呈现的思想可以用于多个实施例中，并且不旨在限制本文描述的实施例。现在参照图1，图1示出了诸如finFET器件的半导体器件100的截面图。在实施例中，半导体器件100包括可以是硅衬底的衬底101，但是也可以使用诸如绝缘体上半导体(SOI)、应变SOI和绝缘体上硅锗的其他衬底。衬底101可以是p型半导体，但是在其他实施例中，衬底101可以是n型半导体。第一沟槽可以形成为最终形成的第一隔离区域的初始步骤(未在图1的视图中单独示出)。可以使用掩模层以及合适的蚀刻工艺来形成第一沟槽。一旦已经形成并且图案化掩模层，则在衬底101中形成第一沟槽。可以通过诸如反应离子蚀刻(RIE)的合适的工艺去除暴露的衬底101，以在衬底101中形成第一沟槽，但是可以使用任何合适的工艺。在实施例中，第一沟槽可以形成为具有距离衬底101的表面小于约(诸如约)的第一深度。除了形成第一沟槽之外，掩蔽和蚀刻工艺还额外地从衬底101的未被去除的那些部分形成鳍103。如下所述，可以使用这些鳍103来形成多栅极FinFET晶体管的沟道区域。虽然图1仅示出了由衬底101形成的一个鳍103，但是可以利用任何数量的鳍103。一旦已经形成第一沟槽和鳍103，则可以用介电材料填充第一沟槽，并且可以使第一沟槽内的介电材料凹进以形成第一隔离区域。介电材料可以是氧化物材料、高密度等离子体(HDP)氧化物等。在第一沟槽的可选清洗和内衬之后，可以使用化学汽相沉积(CVD)方法(例如，HARP工艺)、高密度等离子体CVD方法或本领域已知的其他合适的形成方法来形成介电材料。可以通过用介电材料过填充第一沟槽和衬底101并且之后通过诸如化学机械抛光(CMP)、蚀刻、这些的组合等的合适的工艺去除第一沟槽和鳍103外部的过量材料来填充第一沟槽。在实施例中，去除工艺也去除位于鳍103上方的任何介电材料，使得介电材料的去除将暴露鳍103的表面以用于进一步工艺步骤。一旦已经用介电材料填充第一沟槽，则之后可以使介电材料从鳍103的表面凹进。可以实施凹进以暴露半导体鳍103的邻近鳍103顶面的至少部分侧壁。可以使用通过将鳍103的顶面浸入诸如HF的蚀刻剂的湿蚀刻来使介电材料凹进，但是可以使用诸如H2的其他的蚀刻剂和诸如反应离子蚀刻、利用诸如NH3/NF3的蚀刻剂的干蚀刻、本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：在半导体鳍上方形成栅极间隔件；邻近所述栅极间隔件形成第一栅极堆叠件；在所述半导体鳍上方形成第二栅极堆叠件；在所述第一栅极堆叠件和所述第二栅极堆叠件上方形成第一牺牲材料，其中，所述第一牺牲材料对所述栅极间隔件具有大于12的蚀刻选择性；在所述第一栅极堆叠件和所述第二栅极堆叠件之间以及所述第一栅极堆叠件上方的所述第一牺牲材料和所述第二栅极堆叠件上方的所述第一牺牲材料之间的区域内放置第一导电材料和第二牺牲材料，其中，所述第二牺牲材料与所述第一牺牲材料不同并且对所述栅极间隔件具有大于12的蚀刻选择性；穿过所述第一牺牲材料蚀刻第一开口；以及穿过所述第二牺牲材料蚀刻第二开口。

【技术特征摘要】
2017.11.30 US 62/593,054;2018.02.19 US 15/898,7191.一种制造半导体器件的方法，所述方法包括：在半导体鳍上方形成栅极间隔件；邻近所述栅极间隔件形成第一栅极堆叠件；在所述半导体鳍上方形成第二栅极堆叠件；在所述第一栅极堆叠件和所述第二栅极堆叠件上方形成第一牺牲材料，其中，所述第一牺牲材料对所述栅极间隔件具有大于12的蚀刻选择性；在所述第一栅极堆叠件和所述第二栅极堆叠件之间以及所述第一栅极堆叠件上方的所述第一牺牲材料和所述第二栅极堆叠件上方的所述第一牺牲材料之间的区域内放置第一导电材料和第二牺牲材料，其中，所述第二牺牲材料与所述第一牺牲材料不同并且对所述栅极间隔件具有大于12的蚀刻选择性；穿过所述第一牺牲材料蚀刻第一开口；以及穿过所述第二牺牲材料蚀刻第二开口。2.根据权利要求1所述的方法，其中，所述第一牺牲材料对所述第二牺牲材料具有大于12的蚀刻选择性。3.根据权利要求1所述的方法，还包括，平坦化所述第一牺牲材料和所述栅极间隔件。4.根据权利要求3所述的方法，还包括，在平坦化所述第一牺牲材料之后，在所述第一牺牲材料上方和所述栅极间隔件上方形成头盔材料。5.根据权利要求4所述的方法，其中，所述头盔材料对所述第一牺牲材料具有大于12的选择性。6.根据权利要求4所述的方法，其中...

【专利技术属性】
技术研发人员：杨建勋，林立德，黄俊瑞，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71