3D存储器阵列中的字线桥制造技术

本发明专利技术公开了3D存储器阵列中的字线桥。本公开内容涉及在存储器单元的相邻瓦片的字线之间提供字线桥，用以减小3D存储器阵列中的字线阶梯的数目。一种装置可以包括具有存储器单元的存储器阵列。所述存储器阵列包括第一瓦片中的存储器单元的页面的第一块以及第二瓦片中的存储器单元的页面的第二块。所述装置还可以包括多晶硅字线桥，所述多晶硅字线桥将所述第一块的第一字线耦合到所述第二块的第二字线，用于将所述第一瓦片耦合到所述第二瓦片。所述字线桥可以通过如下来被形成：在所述第一瓦片、所述第二瓦片上方以及在将所述第一瓦片连接到所述第二瓦片的多晶硅的一部分上方施加硬掩模。

Word Bridge in 3D Memory Array

The invention discloses a word bridge in a 3D memory array. The present disclosure relates to the provision of a word bridge between word lines of adjacent tiles of a memory unit to reduce the number of word line steps in a 3D memory array. A device may include a memory array having a memory unit. The memory array includes the first page of the memory unit in the first tile and the second page of the memory unit in the second tile. The device may also include a polycrystalline silicon zigzag bridge which couples the first zigzag line of the first block to the second zigzag line of the second block for coupling the first tile to the second tile. The zigzag bridge can be formed by applying a hard mask over the first tile, the second tile and a portion of the polycrystalline silicon that connects the first tile to the second tile.

【技术实现步骤摘要】
3D存储器阵列中的字线桥
本公开内容涉及在存储器阵列中使用字线桥。
技术介绍
在3D闪速存储器阵列中，存储器单元和字线按存储器单元的等级（tier）垂直地堆叠。为了访问和控制字线，存储器阵列的侧边以一个或多个阶梯（staircase）结构终止，以允许连接金属接触结构被连接到字线。所述阶梯结构包括用于每个字线的台阶（step）或梯台（landing），以将每个字线连接到金属接触部。为了增大存储器阵列的密度，存储器制造商尝试将存储器单元的附加等级添加到存储器阵列中。更多等级的不合期望的副作用是用来电连接到、访问、控制存储器阵列的字线的阶梯的尺寸的增大。所述阶梯，虽然在功能上是重要的，但是消耗硅基板面并且妨碍收缩管芯尺寸或增大管芯密度的目标。附图说明所要求保护的主题的特征和优点从与其一致的实施例的以下详细描述中将是显而易见的，所述描述应当参考附图来被考虑，其中：图1图示了与本公开内容的若干实施例一致的系统框图；图2图示了与本公开内容的一个实施例一致的存储器管芯的示例侧视图图解；图3图示了与本公开内容的一个实施例一致的字线桥系统的示例透视图图解；图4图示了与本公开内容的一个实施例一致的、在存本文档来自技高网...

【技术保护点】
1.一种存储器阵列，包括：多个存储器单元；所述多个存储器单元中第一复数个存储器单元的第一瓦片，其中所述第一瓦片包括所述多个存储器单元中所述第一复数个存储器单元的第一块；所述多个存储器单元中第二复数个存储器单元的第二瓦片，其中所述第二瓦片包括所述多个存储器单元中所述第二复数个存储器单元的第二块；以及被耦合在所述多个存储器单元中所述第一复数个存储器单元的所述第一块与所述多个存储器单元中所述第二复数个存储器单元的所述第二块之间的字线桥。

【技术特征摘要】
2017.11.30 US 15/8280391.一种存储器阵列，包括：多个存储器单元；所述多个存储器单元中第一复数个存储器单元的第一瓦片，其中所述第一瓦片包括所述多个存储器单元中所述第一复数个存储器单元的第一块；所述多个存储器单元中第二复数个存储器单元的第二瓦片，其中所述第二瓦片包括所述多个存储器单元中所述第二复数个存储器单元的第二块；以及被耦合在所述多个存储器单元中所述第一复数个存储器单元的所述第一块与所述多个存储器单元中所述第二复数个存储器单元的所述第二块之间的字线桥。2.根据权利要求1所述的存储器阵列，其中所述字线桥包括多个多晶硅层和多个氧化物层。3.根据权利要求2所述的存储器阵列，其中所述多个多晶硅层中的每两个通过所述多个氧化物层中的一个分离。4.根据权利要求2所述的存储器阵列，其中所述多个多晶硅层中的每一个被连接到所述多个存储器单元中所述第一复数个存储器单元的所述第一块的字线，并且连接到所述多个存储器单元中所述第二复数个存储器单元的所述第二块的字线。5.根据权利要求1所述的存储器阵列，其中所述字线桥的宽度是字线桥的高度的近似1/4，其中所述字线桥的高度是所述多个存储器单元中所述第一复数个存储器单元的所述第一块的字线堆叠的高度。6.根据权利要求1所述的存储器阵列，其中所述第一瓦片包括所述多个存储器单元中所述第一复数个存储器单元的第一多个块，其中第二瓦片包括所述多个存储器单元中所述第二复数个存储器单元的第二多个块，所述存储器阵列此外包括：多个字线桥用于将所述第一多个块耦合到所述第二多个块。7.根据权利要求1所述的存储器阵列，此外包括：在所述多个存储器单元中所述第二复数个存储器单元的所述第二块中形成的字线阶梯，用于通过所述字线桥来提供从一个或多个金属层级对所述多个存储器单元中所述第二复数个存储器单元的所述第二块以及对所述多个存储器单元中所述第一复数个存储器单元的所述第一块的访问。8.根据权利要求7所述的存储器阵列，其中所述字线阶梯在所述多个存储器单元中所述第二复数个存储器单元的所述第二块的字线中被形成，其中所述阶梯提供多个台阶用以耦合到导电接触部。9.根据权利要求1所述的存储器阵列，此外包括：在所述多个存储器单元的所述第二复数个存储器单元的所述第二块中的一组阵列通孔，所述阵列通孔将上部金属层级耦合到被设置在存储器阵列下方的字线驱动器，其中所述多个存储器单元中第一复数个存储器单元的所述第一块的字线通过字线桥以及通过该组阵列通孔而被电耦合到字线驱动器。10.根据权利要求1所述的存储器阵列，其中所述字线桥至少部分地通过在所述多个存储器单元中第二复数个存储器单元的所述第二块的字线中制造字线阶梯结构期间在所述第一瓦片上方以及在所述第二瓦片上方形成硬掩模来被限定。11.根据权利要求1所述的存储器阵列，其中所述存储器阵列包括多个瓦...

【专利技术属性】
技术研发人员：D蒂梅高达，OW容格罗思，DS梅雅尔德，K哈斯纳特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US