一种芯片堆栈立体封装结构及制造方法技术

本发明专利技术提供一种芯片堆栈立体封装结构及制造方法。封装结构包括：芯片封装堆栈体，包括第一芯片封装体、底层芯片封装体和设置在第一芯片封装体和底层芯片封装体间的中介重布线层，底层芯片封装体具有一安装表面；表面重布线结构，形成于安装表面。中介重布线层与底层芯片封装体直接贴合；底层芯片封装体的底层芯片周围的塑封体中形成有底层穿孔，中介重布线层和表面重布线结构通过底层穿孔电性连接。制造方法包括：形成第一芯片模封体，在其表面形成中介重布线层；形成底层芯片模封体，使底层芯片模封体与中介重布线层以无间隙方式直接贴合，在底层芯片周围的塑封体中形成底层穿孔。本发明专利技术用塑封体中的穿孔替代硅穿孔和微凸块，降低了加工成本。

【技术实现步骤摘要】
一种芯片堆栈立体封装结构及制造方法
本专利技术涉及半导体制造
，特别涉及一种芯片堆栈立体封装结构及制造方法。
技术介绍
近年来，伴随着电子产品不断朝轻薄、小巧的方向发展，高密度半导体封装逐渐成为各大研究机构和半导体厂商追逐的热点，这其中芯片堆栈封装形式越来越成为高密度封装领域的主导技术。目前，主要有两类主流的芯片堆栈封装形式，一种是采用引线键合(WireBonding)方式进行芯片堆栈，如图1所示。芯片130之间、芯片130与基板110之间通过粘接材120彼此粘合固定，各芯片130通过金线140与基板110或与其他芯片130实现互连。但这种封装结构的问题在于由于使用引线键合，信号距离较长，对信号传输质量影响较大；此外，由于引线有一定的高度要求，导致最终整体封装尺寸较大，难以进一步实现封装薄小化的要求。另一种为覆晶芯片堆栈封装(FlipChip)，图2为典型的覆晶芯片堆栈封装结构。芯片内部具有贯穿的硅穿孔(ThroughSiliconVia，TSV)214，硅穿孔214表面形成有微凸块215；芯片211之间通过微凸块215进行键合连接形成芯片堆栈体210；芯片堆栈体210表面形成有重布线层(RedistributionLayer，RDL)212，使芯片堆栈体210覆晶接合于基板220。这种覆晶堆栈结构，在一定程度上缩短了信号传输的距离和提高了信号传输的质量，并具有低功耗、带宽大等优点，同时也降低了封装体的厚度。但由于采用硅穿孔和微凸块技术，使得加工成本过高，限制了这种封装结构应用，通常仅应用于高端服务器、图形和网络等产品上。以上的说明仅仅是为了帮助本领域技术人员理解本专利技术的背景，不代表以上内容为本领域技术人员所公知或知悉。
技术实现思路
有鉴于此，本专利技术实施方式提供一种芯片堆栈立体封装结构，以解决或缓解现有技术中存在的问题，至少提供一种有益的选择。本专利技术实施方式的技术方案是这样实现的，根据本专利技术的一个实施方式，提供一种芯片堆栈立体封装结构，包括：芯片封装堆栈体，包括第一芯片封装体、底层芯片封装体和设置在所述第一芯片封装体和所述底层芯片封装体之间的中介重布线层，所述底层芯片封装体具有一安装表面；表面重布线结构，形成于所述安装表面上；以及外部端子，设置于所述表面重布线结构上；其中，所述第一芯片封装体包括第一芯片和在所述第一芯片周围的第一塑封体，所述第一芯片具有第一焊垫；所述中介重布线层具有第一重布线路并与所述第一芯片的所述第一焊垫电性连接；所述底层芯片封装体包括底层芯片、在所述底层芯片周围的底层塑封体以及多个底层穿孔，所述底层穿孔分布于所述底层塑封体中，所述底层穿孔的贯穿深度大于所述底层塑封体的厚度并连接所述中介重布线层和所述表面重布线结构，所述安装表面包括所述底层芯片的主动面与所述底层塑封体的内周边表面；其中所述表面重布线结构的底层扇出垫迭覆于所述底层穿孔的开口端。在一些实施方式中，所述底层芯片封装体相对于所述安装表面的底层堆栈背面与所述中介重布线层的表面以无间隙方式直接接合，所述中介重布线层的表面与所述底层芯片封装体的所述底层堆栈背面为等离子活化面，所述底层堆栈背面包括所述底层芯片的晶背与所述底层塑封体的外周边表面。在一些实施方式中，所述第一芯片封装体具有第一表面和与所述第一表面相对的第一堆栈背面，所述中介重布线层形成于所述第一芯片封装体的所述第一表面上,所述第一表面包括所述第一芯片的主动面与所述第一塑封体的内周边表面；所述底层芯片封装体更具有与所述安装表面相对的底层堆栈背面，所述底层堆栈背面与所述中介重布线层表面接合，所述底层堆栈背面由所述底层塑封体的外表面构成。在一些实施方式中，所述底层芯片和所述第一芯片为不相同芯片，所述底层芯片包括逻辑控制器芯片，所述第一芯片包括存储器芯片。在一些实施方式中，在所述第一芯片封装体的所述第一堆栈背面上堆栈至少一个附加重布线层及至少一个第二芯片封装体，所述附加重布线层设置在所述第二芯片封装体的第二表面并贴附于所述第一芯片封装体的所述第一堆栈背面，各所述第二芯片封装体的结构与所述第一芯片封装体相同，所述第二芯片封装体包括第二芯片和在所述第二芯片周围的第二塑封体，各所述附加重布线层与所述中介重布线层的结构相同，所述附加重布线层具有第二重布线路并与所述第二芯片的第二焊垫电性连接，所述第二芯片封装体的数目与所述附加重布线层的数目相同。在一些实施方式中，所述底层穿孔自孔壁向孔中心轴依次包括粘附层、种子层和导体。在一些实施方式中，所述底层塑封体在所述底层芯片的晶背与所述底层芯片封装体的所述底层堆栈背面之间的厚度大于或等于5μm。在一些实施方式中，所述中介重布线层还具有多个第一扇出垫，所述第一扇出垫连接对应的第一重布线路并对准于所述底层穿孔，所述第一扇出垫为凹入状且齐平于所述第一芯片封装体的所述第一表面。在一些实施方式中，所述表面重布线结构的所述底层扇出垫为凹入状且齐平于所述安装表面。在一些实施方式中，所述底层穿孔除了贯穿所述底层塑封体，更贯穿所述中介重布线层的介电材料层。一种芯片堆栈立体封装结构的制造方法，其特征在于，包括：形成第一芯片模封体，所述第一芯片模封体包括第一芯片和在所述第一芯片周围的第一塑封体，所述第一芯片具有第一焊垫；形成中介重布线层于所述第一芯片模封体的第一表面，所述中介重布线层具有第一重布线路并与所述第一芯片的所述第一焊垫电性连接；形成底层芯片模封体，所述底层芯片模封体具有一安装表面，所述底层芯片模封体包括底层芯片和在所述底层芯片周围的底层塑封体；将所述底层芯片模封体的底层堆栈背面以无间隙方式贴合于所述中介重布线层的表面；形成多个底层穿孔于所述底层芯片模封体的所述底层塑封体中，所述底层穿孔电性连接至所述中介重布线层；形成表面重布线结构于所述底层芯片模封体的所述安装表面上，所述表面重布线结构通过所述底层穿孔与所述中介重布线层电连接；设置多个外部端子于所述表面重布线结构上；以及对堆栈后的各所述模封体进行单离化切割，形成多个芯片堆栈立体封装结构。在一些实施方式中，通过等离子活化技术使所述底层芯片模封体的底层堆栈背面及所述中介重布线层的表面形成等离子活化面，所述底层堆栈背面包括所述底层塑封体的外表面。在一些实施方式中，通过等离子活化技术使所述底层芯片模封体的底层堆栈背面及所述中介重布线层的表面形成等离子活化面，所述底层堆栈背面包括所述底层芯片的晶背与底层塑封体的外周边表面。在一些实施方式中，所述底层穿孔的形成方法包括在所述底层穿孔中自孔壁向孔中心轴依次形成粘附层、种子层和导体的步骤。本专利技术实施方式由于采用以上技术方案，通过在塑封料中形成穿孔替代硅穿孔及微凸块，降低了加工成本，使得该封装结构能够在更广阔的领域中得以应用。上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本专利技术进一步的方面、实施方式和特征将会容易明白。附图说明在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本专利技术公开的一些实施方式，而不应将其视为是对本专利技术范围的限制。图1为通过引线键合进行芯片堆栈的封装结构示意图。图本文档来自技高网...

【技术保护点】
1.一种芯片堆栈立体封装结构，其特征在于，包括：芯片封装堆栈体，包括第一芯片封装体、底层芯片封装体和设置在所述第一芯片封装体和所述底层芯片封装体之间的中介重布线层，所述底层芯片封装体具有一安装表面；表面重布线结构，形成于所述安装表面上；以及外部端子，设置于所述表面重布线结构上；其中，所述第一芯片封装体包括第一芯片和在所述第一芯片周围的第一塑封体，所述第一芯片具有第一焊垫；所述中介重布线层具有第一重布线路并与所述第一芯片的所述第一焊垫电性连接；所述底层芯片封装体包括底层芯片、在所述底层芯片周围的底层塑封体以及多个底层穿孔，所述底层穿孔分布于所述底层塑封体中，所述底层穿孔的贯穿深度大于所述底层塑封体的厚度并连接所述中介重布线层和所述表面重布线结构，所述安装表面包括所述底层芯片的主动面与所述底层塑封体的内周边表面；其中所述表面重布线结构的底层扇出垫迭覆于所述底层穿孔的开口端。

【技术特征摘要】
1.一种芯片堆栈立体封装结构，其特征在于，包括：芯片封装堆栈体，包括第一芯片封装体、底层芯片封装体和设置在所述第一芯片封装体和所述底层芯片封装体之间的中介重布线层，所述底层芯片封装体具有一安装表面；表面重布线结构，形成于所述安装表面上；以及外部端子，设置于所述表面重布线结构上；其中，所述第一芯片封装体包括第一芯片和在所述第一芯片周围的第一塑封体，所述第一芯片具有第一焊垫；所述中介重布线层具有第一重布线路并与所述第一芯片的所述第一焊垫电性连接；所述底层芯片封装体包括底层芯片、在所述底层芯片周围的底层塑封体以及多个底层穿孔，所述底层穿孔分布于所述底层塑封体中，所述底层穿孔的贯穿深度大于所述底层塑封体的厚度并连接所述中介重布线层和所述表面重布线结构，所述安装表面包括所述底层芯片的主动面与所述底层塑封体的内周边表面；其中所述表面重布线结构的底层扇出垫迭覆于所述底层穿孔的开口端。2.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，所述底层芯片封装体相对于所述安装表面的底层堆栈背面与所述中介重布线层的表面以无间隙方式直接接合，所述中介重布线层的表面与所述底层芯片封装体的所述底层堆栈背面为等离子活化面，所述底层堆栈背面包括所述底层芯片的晶背与所述底层塑封体的外周边表面。3.如权利要求1所述的芯片堆栈立体封装结构，其特征还在于：所述第一芯片封装体具有第一表面和与所述第一表面相对的第一堆栈背面，所述中介重布线层形成于所述第一芯片封装体的所述第一表面上，所述第一表面包括所述第一芯片的主动面与所述第一塑封体的内周边表面；所述底层芯片封装体更具有与所述安装表面相对的底层堆栈背面，所述底层堆栈背面与所述中介重布线层表面接合，所述底层堆栈背面由所述底层塑封体的外表面构成。4.如权利要求1所述的芯片堆栈立体封装结构，其特征在于，所述底层芯片和所述第一芯片为不相同芯片，所述底层芯片包括逻辑控制器芯片，所述第一芯片包括存储器芯片。5.如权利要求3所述的芯片堆栈立体封装结构，其特征在于，在所述第一芯片封装体的所述第一堆栈背面上堆栈至少一个附加重布线层及至少一个第二芯片封装体，所述附加重布线层设置在所述第二芯片封装体的第二表面并贴附于所述第一芯片封装体的所述第一堆栈背面,各所述第二芯片封装体的结构与所述第一芯片封装体相同，所述第二芯片封装体包括第二芯片和在所述第二芯片周围的第二塑封体，各所述附加重布线层与所述中介重布线层的结构相同，所述附加重布线层具有第二重布线路并与所述第二芯片的第二焊垫电性连接，所述第二芯片封装体的数目与所述附加重布线层的数目相同。6.如...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽,34