存储设备、包括其的片上系统及操作其的方法技术方案

一种存储设备，包括存储单元阵列和外围电路。所述存储单元阵列接收第一电源电压并包括基于所述第一电源电压存储数据的多个位单元。所述外围电路接收第二电源电压，并基于第二电源电压控制存储单元阵列。所述外围电路包括电压生成电路，其接收第一电源电压和第二电源电压。所述电压生成电路在对多个位单元的存储器操作期间，直接或间接地基于第一电源电压和第二电源电压之间的差，自适应地调节字线驱动电压，以及将调节的字线驱动电压施加到与从所述多个位单元中选择的第一位单元耦接的第一字线。

【技术实现步骤摘要】
存储设备、包括其的片上系统及操作其的方法相关申请的交叉引用该申请要求于2017年11月29日向韩国知识产权局(KIPO)提交的韩国专利申请No.10-2017-0161231，其公开内容通过引用整体并入本文。
本专利技术构思的各种示例实施例涉及一种半导体设备，更具体地，涉及一种存储设备、包括该存储设备的片上系统和/或操作该存储设备的方法。
技术介绍
通常，静态随机存取存储器(SRAM)设备在写入操作期间通过位线和互补位线将数据存储在存储单元的锁存电路中，并且在读取操作期间通过读出位线和互补位线之间的电压差来读取存储在存储单元的锁存电路中的数据，该电压差是基于存储在存储单元的锁存电路中的数据确定的。在SRAM设备中，可以执行写入辅助操作以增强SRAM设备的写入性能。
技术实现思路
根据本专利技术构思的至少一个示例实施例，一种存储设备包括存储单元阵列和外围电路。所述存储单元阵列接收第一电源电压并包括基于所述第一电源电压存储数据的多个位单元。所述外围电路接收第二电源电压，并基于第二电源电压控制存储单元阵列。所述外围电路包括电压生成电路，其接收第一电源电压和第二电源电压。所述电压生成电路在对多个位单元的存储器操作期间，直接或间接地基于第一电源电压和第二电源电压之间的差，自适应地调节字线驱动电压，以及将调节的字线驱动电压施加到与从所述多个位单元中选择的第一位单元耦接的第一字线。根据本专利技术构思的至少一个示例实施例，一种片上系统设备包括存储设备、处理电路和电源管理集成电路(PMIC)。所述存储设备包括被配置为存储数据的存储单元阵列和控制存储单元阵列的外围电路，所述存储设备包括包括多个位单元。所述处理电路在数据被存储在存储单元阵列中之前将数据提供给存储设备，并从存储设备接收存储在存储单元阵列中的数据。PMIC向存储单元阵列提供第一电源电压，并向外围电路提供第二电源电压。所述外围电路包括电压生成电路，其被提供第一电源电压和第二电源电压。所述电压生成电路在对所述多个位单元的存储器操作期间，直接或间接地基于第一电源电压和第二电源电压之间的差，自适应地调节字线驱动电压，以及将字线驱动电压施加到耦接到从所述多个位单元中选择的第一位单元的第一字线。根据本专利技术构思的至少一个示例实施例，一种操作存储设备的方法，所述存储设备包括存储单元阵列和外围电路，所述存储单元阵列包括用于存储数据的多个位单元，所述外围电路用于控制所述存储单元阵列，所述方法包括：基于提供给存储单元阵列的第一电源电压和提供给外围电路的第二电源电压生成结果；当结果指示第一电源电压小于或等于第二电源电压时，在对所述多个位单元的存储器操作期间，维持施加到与从所述多个位单元中选择的第一位单元耦接的第一字线的字线驱动电压的电平；以及当结果指示第一电源电压大于第二电源电压时，在对所述多个位单元的存储器操作期间，基于第一电源电压和第二电源电压之间的差，降低施加到耦接到第一位单元的第一字线的字线驱动电压的电平。因此，在包括存储单元阵列和外围电路的存储设备中，外围电路中的电压生成电路在存储器操作期间基于提供给存储单元阵列的第一电源电压和提供给外围电路的第二电源电压之间的差自适应地调节字线驱动电压。因此，存储设备可确保操作稳定性，同时在存储器操作期间维持和/或增强操作性能。附图说明通过参考附图详细描述本专利技术构思的示例实施例，将更清楚地理解本专利技术构思的上述和其他特征。图1是示出根据至少一个示例实施例的存储设备的框图。图2是用于描述根据至少一个示例实施例的存储设备的操作的图。图3是示出根据至少一个示例实施例的图1的存储设备的示例的框图。图4是示出根据至少一个示例实施例的包括在图3的存储设备中的位单元中的一个的电路图。图5是示出根据至少一个示例实施例的图4的数据存储电路的第一反相器和第二反相器的电路图。图6是示出根据至少一个示例实施例的图3的存储设备中的电压生成电路的示例的框图。图7是示出根据至少一个示例实施例的图6的电压生成电路中的跟踪电压生成器的示例的电路图。图8是示出根据至少一个示例实施例的图6的电压生成电路中的至少一个字线电源电压生成器的示例的电路图。图9是示出根据至少一个示例实施例的图8中所示的图3的存储设备的一部分的操作的时序图。图10是示出根据至少一个示例实施例的图6的电压生成电路中的至少一个字线电源电压生成器的另一示例的电路图。图11是示出根据至少一个示例实施例的图3的存储设备中的电压生成电路的另一示例的框图。图12是示出根据至少一个示例实施例的图11的电压生成电路中的至少一个字线电源电压生成器的示例的电路图。图13是示出根据至少一个示例实施例的图12中示出的图3的存储设备的一部分的操作的时序图。图14是示出根据至少一个示例实施例的图12中示出的图3的存储设备的一部分的操作的时序图。图15是示出根据至少一个示例实施例的图11的电压生成电路中的至少一个字线电源电压生成器的另一示例的电路图。图16是示出根据至少一个示例实施例的图3的存储设备中的行译码器的示例的框图。图17示出了根据至少一个示例实施例的双电轨存储设备。图18是示出根据至少一个示例实施例的操作图1的存储设备的方法的流程图。图19是示出根据至少一个示例实施例的包括存储设备的片上系统(SoC)的框图。图20是示出根据至少一个示例实施例的包括存储设备的移动设备的框图。具体实施方式在下文中将参考附图更充分地描述本专利技术构思的各种示例实施例。贯穿本申请，相同的附图标记可以指代相同的元件。图1是示出根据至少一个示例实施例的存储设备的框图，并且图2是用于描述根据至少一个示例实施例的存储设备的操作的图。参考图1，存储设备(或静态存储设备)100包括存储数据的存储单元阵列110、以及控制存储单元阵列110的外围电路200，但是示例实施例不限于此。可以向存储单元阵列110和外围电路200提供不同的电源电压VDDCE和VDDPE。例如，可以通过第一电源线65从电源管理集成电路(PMIC)50向存储单元阵列110提供第一电源电压VDDCE，并且可以通过第二电源线75从PMIC50向外围电路200提供第二电源电压VDDPE。存储单元阵列110可以基于提供给存储单元阵列110的第一电源电压VDDCE来存储、维持和/或改变数据，并且外围电路200可以基于提供给外围电路200的第二电源电压VDDPE执行存储设备100的操作(例如，对存储单元阵列110的写入操作、读取操作、擦除操作等)。指示由于期望降低存储设备100的功耗和/或包括存储设备100的电子设备的功耗，因此提供给存储设备100的电源电压的电压电平已经降低。然而，由于随着半导体制造工艺的不断发展，存储单元的特性分布已经扩大，因此在当前使用的降低的电源电压电平下可能无法确保存储单元的操作稳定性(例如，操作稳定性和/或性能等)。在至少一个示例实施例中，在可以通过向外围电路200提供相对低的电源电压VDDPE来降低功耗的同时，可以通过向存储单元阵列110提供相对高的电源电压VDDCE来实现存储单元阵列110的操作稳定性。将不同的电源电压VDDCE和VDDPE提供给存储单元阵列110和外围电路130的这种技术可以称为“双电轨(dualpowerrail)”技术。然而，即使在具有双电轨结构的存储设备中，本文档来自技高网...

【技术保护点】
1.一种存储设备，包括：存储单元阵列，被配置为接收第一电源电压，所述存储单元阵列包括被配置为基于所述第一电源电压存储数据的多个位单元；外围电路，被配置为接收第二电源电压，并基于第二电源电压控制存储单元阵列，所述外围电路包括电压生成电路；并且所述电压生成电路配置为，接收第一电源电压和第二电源电压，在对多个位单元的存储器操作期间，直接或间接地基于第一电源电压和第二电源电压之间的差，自适应地调节字线驱动电压，以及将调节的字线驱动电压施加到与从所述多个位单元中选择的第一位单元耦接的第一字线。

【技术特征摘要】
2017.11.29 KR 10-2017-01612311.一种存储设备，包括：存储单元阵列，被配置为接收第一电源电压，所述存储单元阵列包括被配置为基于所述第一电源电压存储数据的多个位单元；外围电路，被配置为接收第二电源电压，并基于第二电源电压控制存储单元阵列，所述外围电路包括电压生成电路；并且所述电压生成电路配置为，接收第一电源电压和第二电源电压，在对多个位单元的存储器操作期间，直接或间接地基于第一电源电压和第二电源电压之间的差，自适应地调节字线驱动电压，以及将调节的字线驱动电压施加到与从所述多个位单元中选择的第一位单元耦接的第一字线。2.如权利要求1所述的存储设备，其中，所述电压生成电路还包括：跟踪电压生成器，被配置为接收第一电源电压和第二电源电压，并生成反映第一电源电压和第二电源电压之间的差的跟踪电压；辅助脉冲生成器，被配置为基于辅助信号和内部时钟信号生成辅助脉冲信号；以及至少一个字线电源电压生成器，连接在第一电源电压和地电压之间，所述至少一个字线电源电压生成器被配置为基于所述跟踪电压、所述辅助脉冲信号和芯片选择信号生成字线电源电压，并将生成的字线电源电压施加到字线驱动器，其中，字线驱动器被配置为将字线驱动电压施加到第一字线。3.如权利要求2所述的存储设备，其中，所述至少一个字线电源电压生成器包括：第一p沟道金属氧化物半导体(PMOS)晶体管，包括耦接到第一电源电压的源极、接收芯片选择信号的栅极和耦接到第一节点的漏极；第二PMOS晶体管，包括耦接第一节点的源极、接收跟踪电压的栅极和耦接到第二节点的漏极；以及n沟道金属氧化物半导体(NMOS)晶体管，包括耦接到第二节点的漏极、接收辅助脉冲信号的栅极和耦接到地电压的源极，其中，所述至少一个字线电源电压生成器被配置为在第一节点处提供字线电源电压。4.如权利要求3所述的存储设备，其中，所述至少一个字线电源电压生成器被配置为基于所述第一电源电压与所述第二电源电压之间的差来降低所述字线电源电压的电压电平。5.如权利要求2所述的存储设备，其中，所述跟踪电压生成器包括：运算放大器，被配置为输出基于第一电源电压和第二电源电压的比较信号；开关控制器，被配置为基于比较信号生成开关控制信号；分压器，包括在第二电源电压和地电压之间串联连接的多个电阻器；以及开关电路，包括多个开关，所述多个开关中的每一个并联连接在所述多个电阻器中的至少一个的两端和输出节点之间，其中，所述多个开关基于开关控制信号的位被选择性地导通，以在输出节点处提供跟踪电压。6.如权利要求2所述的存储设备，其中，所述至少一个字线电源电压生成器包括：第一字线电源电压生成器，连接到与字线驱动器连接的内部电源电压线的第一端，所述第一字线电源电压生成器被配置为向字线驱动器提供第一字线电源电压；以及第二字线电源电压生成器，连接到内部电源电压线的第二端，所述第二字线电源电压生成器被配置为向字线驱动器提供第二字线电源电压。7.如权利要求1所述的存储设备，其中，所述电压生成电路包括：跟踪电压生成器，被配置为接收第一电源电压和第二电源电压，并生成反映第一电源电压和第二电源电压之间的差的跟踪电压；至少一个字线电源电压生成器，连接在第一电源电压和地电压之间，所述至少一个字线电源电压生成器被配置为基于芯片选择信号生成字线电源电压，并将生成的字线电源电压施加到字线驱动器；字线驱动器，被配置为将字线驱动电压施加到第一字线；以及选择电路，被配置为基于辅助信号选择跟踪电压和第一电源电压中的一个作为辅助脉冲信号，并将辅助脉冲信号施加到第一电压调节晶体管的栅极，其中，第一电压调节晶体管连接在第一字线和地电压之间。8.如权利要求7所述的存储设备，其中，所述至少一个字线电源电压生成器包括第一p沟道金属氧化物半导体(PMOS)晶体管，包括耦接到所述第一电源电压的源极、接收所述芯片选择信号的栅极和耦接到连接到字线驱动器的内部电源电压线的漏极，以及第一电压调节晶体管包括第二PMOS晶体管，包括耦接到第一字线的源极、接收辅助脉冲信号的栅极和耦接到地电压的漏极。9.如权利要求7所述的存储设备，其中，所述选择电路被配置为：当第一电源电压小于或等于第二电源电压时，选择第一电源电压作为辅助脉冲信号；以及当第一电源电压大于第二电源电压时，选择跟踪电压作为辅助脉冲信号。10.如权利要求9所述的存储设备，其中，所述第一电压调节晶体管被配置为基于辅助脉冲信号，当第一电源电压大于第二电源电压时，基于所述第一电源电压与所述第二电源电压之间的差来降低所述字线驱动电压的电压电平。11.如权利要求7所述的存储设备，其中，所述至少一个字线电源电压生成器包括：第一字线电源电压生成器，连...

【专利技术属性】
技术研发人员：李仁学，白尚叶，崔在承，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR