用于提高SRAM写入能力的架构制造技术

公开了一种存储器和设备。存储器包括具有多个存储器单元的存储器核芯。存储也包括被配置为辅助写入至存储器核芯的多个存储单元的第一组的第一写入辅助电路。额外地，存储器包括被配置为辅助写入至存储器核芯的多个存储器单元的第二组的第二写入辅助电路。设备包括至少一个处理器。设备也包括存储器阵列。存储器阵列包括具有多个存储器单元的存储器核芯。存储器也包括被配置为辅助写入至存储器核芯的多个存储器单元的第一组的第一写入辅助电路，以及被配置为辅助写入至存储器核芯的多个存储器单元的第二组的第二写入辅助电路。

Architecture for Improving SRAM Writing Capability

A memory and device are disclosed. The memory includes a memory core having a plurality of memory units. Storage also includes a first writing auxiliary circuit configured to assist writing to a first set of storage cells in a plurality of memory cores. Additionally, the memory includes a second writing auxiliary circuit configured to assist writing to a second set of multiple memory units in the memory core. The device includes at least one processor. Devices also include memory arrays. The memory array includes a memory core with multiple memory units. The memory also includes a first writing auxiliary circuit configured to assist writing to the first group of multiple memory units in the memory core, and a second writing auxiliary circuit configured to assist writing to the second group of multiple memory units in the memory core.

【技术实现步骤摘要】
【国外来华专利技术】用于提高SRAM写入能力的架构相关申请的交叉引用本申请要求享有2016年9月19日提交的名称为“ARCHITECTURETOIMPROVEWRITE-ABILITYINSRAM”的美国专利申请No.15/269,620的权益，该申请在此通过全文引用的方式明确并入本文。
本公开总体涉及存储器系统，并且更特别地涉及用于写入存储器的系统。
技术介绍
静态随机存取存储器(SRAM)是一类半导体存储器。更具体地，SRAM当存储器保持供电时维持存储在SRAM中数据的一类随机存取存储器(RAM)。可以无需周期性地重写SRAM以便于如对于动态随机存取存储器(DRAM)(另一类半导体存储器)可以需要的维持所存储的数据。SRAM可以使用双稳态锁存电路、也称作触发器以存储每位数据。触发器可以是交叉耦合的成对反相器。每个交叉耦合的反相器可以包括上拉PMOS晶体管和下拉NMOS晶体管。可以通过成对的NMOS晶体管在读出或写入操作中存取SRAM存储器单元。如果NMOS存取晶体管比上拉PMOS晶体管更强，读取操作可以重写所存储的存储器单元值。然而，如果上拉PMOS晶体管比NMOS存取晶体管更强，则写入操作可以失败。可以使用写入辅助技术以解决写入操作问题。然而，各种写入辅助技术可能并未良好缩放。
技术实现思路
以下展示一个或多个一个方面的简化概要以便于提供该一个方面的基本理解。该概要并非是所有设想的一个方面的广泛概述，并且有意设计为并非识别所有一个方面的必要或关键要素也并未描绘任意或所有一个方面的范围。概要的单纯目的在于以简化形式展示一个或多个一个方面的一些概念作为稍后所展示的更详细说明的前导。在本公开的一个方面中，提供了一种存储器。存储器阵列包括具有多个存储器单元的存储器核芯。存储器也包括第一写入辅助电路，被配置为辅助写入至存储器核芯的多个存储器单元的第一组存储器单元。额外地，存储器包括第二写入辅助电路，被配置为辅助写入至存储器核芯的多个存储器单元的第二组其他存储器单元。在本公开的另一一个方面中，提供了一种设备。设备包括至少一个处理器。设备也包括存储器阵列。存储器阵列包括具有多个存储器单元的存储器核芯。存储器也包括被配置为辅助写入至存储器核芯的多个存储器单元的第一组存储器单元的第一写入辅助电路，以及被配置为辅助写入至存储器核芯的多个存储器单元的第二组其他存储器单元的第二写入辅助电路。为了完成前述和相关方面，一个或多个一个方面包括下文中全面描述以及在权利要求书中特别地指出的特征。以下说明书和附图详细阐述了一个或多个一个方面的某些示意性特征。然而这些特征是其中可以采用各个一个方面的原理的少数各种方式的指示，并且该说明书意在包括所有这些一个方面和它们的等价形式。附图说明图1是示出了处理系统的示例的概念性框图；图2是SRAM的示例性实施例的功能框图；图3是用于SRAM的存储器单元的示例性实施例的示意图；图4示出了示例性存储器；图5示出了另一示例性存储器；图6示出了另一示例性存储器；以及图7示出了另一示例性存储器的各个一个方面。具体实施方式以下结合附图阐述的详细说明书意在作为各个配置的描述且并非意在仅展示其中可以实施在此所述概念的配置。详细说明书为了提供各个概念的全面理解的目的而包括具体细节。然而，对于本领域技术人员明显的是可以不采用这些具体细节而实施概念。然而在一些情形中，以框图形式示出了广泛已知的结构和部件以便于避免模糊这些概念。单纯为了方便和清楚可以使用首字母缩写和其他描述性术语且并非意在限制在此所公开的任何概念。遍及本公开所展示的各个存储器可以实施在独立的存储器中。该一个方面也可以包括在集成电路(IC)或系统中，或者集成电路的一部分或系统的一部分(例如驻留在集成电路或集成电路的一部分中的模块、部件、电路等)，或者其中集成电路或系统与其他集成电路或系统组合的中间产品(例如视频卡、母板等)，或者终端产品(例如移动电话、个人数字助理(PDA)、台式计算机、膝上型计算机、掌上计算机、平板计算机、工作站、游戏控制台、媒体播放器、基于计算机的模拟器、用于笔记本的无线通信附件等等)。词语“示例性”在此用于意味着用作示例、实例或说明。在此描述为“示例性”的任何实施例不应解释为在其他实施例之上优选或有利的。同样，术语设备的“实施例”并未要求本专利技术的所有实施例包括所述的部件、结构、特征、功能、进程、优点、益处、或操作模式。术语“连接”、“耦合”或其任意变形意味着在两个或更多元件之间的直接或间接的任何连接或耦合，并且可以包括在“连接”或“耦合”在一起的两个元件之间存在一个或多个中间元件。元件之间的耦合或连接可以是物理的、逻辑的、或者其组合。如在此所使用的，两个元件可以通过使用一个或多个引线、电缆和/或印刷电连接、以及通过使用电磁能量诸如具有在射频区域、微波区域和光学(可见和不可见)区域中的波长的电磁能量而视作“连接”或“耦合”在一起，作为数个非限定性和非穷举性的示例。在此使用标记“第一”、“第二”等对元件的任何引用并未限制元件的数量或顺序。相反，标记在此用作在两个或更多元件或者元件实例之间区分的方便方法。因此，对于第一和第二元件的引用并非意味着仅可以采用两个元件，或者并非意味着第一元件必须在第二元件之前。如在此所使用的，对于复数的引用包括单数，并且对于单数的引用包括复数。现在将在静态随机存取存储器(SRAM)的上下文中展示存储器的各个一个方面。SRAM是当存储器保持供电时维持数据的易失性存储器。然而，如本领域技术人员易于知晓的，该一个方面可以扩展至其他存储器和/或电路配置。其他存储器的示例可以包括随机存取存储器(RAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、双数据速率RAM(DDRAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、处理器上的通用寄存器、闪存、或任何其他合适的存储器。因此，尽管可以在此所述的各个示例中使用SRAM，对于SRAM的引用意在说明除了SRAM之外其他存储器类型的示例性一个方面。例如，关于SRAM所述的一个方面可以适用于RAM、DRAM、SDRAM、DDRAM、ROM、PROM、EPROM或EEPROM，仅列举几个，以该一个方面可以扩展至广泛应用范围为条件。图1是示出了处理系统100的示例的概念性框图。处理系统100包括处理器102和存储器104。处理器102可以是微处理器、微控制器、数字信号处理器(DSP)、实施了处理器的可编程逻辑、或者其他处理电路。存储器104可以是多列存储器，诸如同步动态随机存取存储器(SDRAM)，或能够检索并存储信息的任何其他多列部件。图1中所示的处理器连接至存储器104。处理器102和存储器104之间的连接可以包括地址总线106、写入数据总线108、读取数据总线110以及控制总线112。写入数据总线108可以用于将来自处理器102的数据写入至存储器104。控制总线112可以包括用于控制将数据从处理器102写入至存储器104的信号。读取数据总线110可以用于从存储器104读取数据至存储器102。控制总线112可以包括用于控制从存储器104读取数据至存储器102的信号。例如，控制总线112可以包括诸如读取信号和本文档来自技高网...

【技术保护点】
1.一种存储器，包括：存储器核芯，具有多个存储器单元；第一写入辅助电路，被配置为辅助向所述存储器核芯的所述多个存储器单元中的第一组写入；以及第二写入辅助电路，被配置为辅助向所述存储器核芯的所述多个存储器单元中的第二组写入。

【技术特征摘要】
【国外来华专利技术】2016.09.19 US 15/269,6201.一种存储器，包括：存储器核芯，具有多个存储器单元；第一写入辅助电路，被配置为辅助向所述存储器核芯的所述多个存储器单元中的第一组写入；以及第二写入辅助电路，被配置为辅助向所述存储器核芯的所述多个存储器单元中的第二组写入。2.根据权利要求1所述的存储器，其中，所述第一写入辅助电路和所述第二写入辅助电路位于所述存储器核芯的相对侧边上，以及其中第一边缘单元位于所述第一写入辅助电路和所述存储器核芯之间，以及第二边缘单元位于所述第二写入辅助电路和所述存储器核芯之间。3.根据权利要求1所述的存储器，其中，所述存储器单元中的来自所述第一组的一个或多个存储器单元以及所述存储器单元中的来自所述第二组的一个或多个存储器单元被设置在列中。4.根据权利要求3所述的存储器，进一步包括位线，所述位线可操作地耦合至所述存储器单元的在所述列中的每个存储器单元。5.根据权利要求4所述的存储器，其中，所述第一写入辅助电路和所述第二写入辅助电路可操作地耦合至所述位线。6.根据权利要求5所述的存储器，其中，所述第一写入辅助电路被配置为将施加至所述位线的电压升压，以向来自所述第一组的所述一个或多个存储器单元中的存储器单元写入，以及所述第二写入辅助电路被配置为将施加至所述位线的电压升压，以向来自所述第二组的所述一个或多个存储器单元中的存储器单元写入。7.根据权利要求5所述的存储器，其中，所述第一写入辅助电路包括第一升压电容器，所述第一升压电容器被配置为将施加至所述位线的电压升压，以向来自所述第一组的所述一个或多个存储器单元中的存储器单元写入，以及所述第二写入辅助电路包括第二升压电容器，所述第二升压电容器被配置为将施加至所述位线的电压升压，以向来自所述第二组的所述一个或多个存储器单元中的存储器单元写入。8.根据权利要求5所述的存储器，进一步包括行解码器，所述行解码器被配置为激活所述存储器单元的在所述列中的存储器单元，并且使能所述第一写入辅助电路和所述第二写入辅助电路中的写入辅助电路以辅助向所述存储器单元中的已激活存储器单元写入。9.一种设备，包括：至少一个处理器；存储器阵列，包括：存储器核芯，所述存储器核芯具有多个存储器单元；第一写入辅助电路，所述第一写入辅助电路被配置为辅助向所述存储器核芯的所述多个存储器单元中的第一组写入；以及第二写入辅助电路，所述第二写入辅助电路被配置为辅助向所述存储器核芯的所述多个存储器单元中的第二组写入。10.根据权利要求9所述的设备，其中，所述第一写入辅助电路和所述第二写入辅助电路位于所述存储器核芯的相对...

【专利技术属性】
技术研发人员：P·拉杰，S·K·古普塔，R·萨胡，L·霍拉·瓦克瓦迪，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US