超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，超结结构的P型柱由填充在沟槽中的P型外延层组成，N型柱由各P型柱之间的N型外延层组成，各沟槽为顶部宽底部窄的侧面倾斜结构，在纵向上N型外延层的掺杂浓度呈由顶部到底部逐级降低的阶梯分布；超结结构位于电流流动区、过渡区和终端区中；保护环氧化膜环绕在电流流动区的周侧；在保护环氧化膜和终端区的N型外延层的氧化膜外延层界面处的N型外延层中包括有一个N型掺杂浓度降低的顶部区域，通过降低顶部区域的N型掺杂浓度使氧化膜外延层界面处的N型柱的横向耗尽能力增强，使氧化膜外延层界面处的电场强度分布的均匀性提高，提高终端区承受横向电压的能力。本发明专利技术还公开了一种超结器件的制造方法。

Superconductor and Its Manufacturing Method

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种超结(superjunction)器件的制造方法。
技术介绍
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(VerticalDouble-diffusedMetal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。现有超结器件中，在电流流动区中，有交替排列的P型柱和N型柱，以条状的P-N柱即交替排列的P型柱和N型柱的结构为例，每个N柱的上方有一个栅极结构如多晶硅栅，该多晶硅栅可以部分覆盖周边的P型柱，也可以不覆盖，每个P型柱的上方有一个P型阱(PWell)，在P型阱里有一个N+源区，有一个接触孔，源极金属通过接触孔与源区相连，源极金属通过经过一个高浓度的P+接触区与P区即P型阱相连，源极金属即为组成源极的正面金属层。在电流流动区和承受电压的终端区域之间，存在一个过渡区，过渡区中有一个和电流流动区的P型阱相连的P型环区域，该P型环区域上有接触孔，接触孔之下也有一个高浓度的P+接触区；因此P型环，通过P+接触区域、P型环区域的接触孔、正面金属层即源极、器件电流流动区的源区上接触孔和源区接触孔底部的P+接触区实现和器件的源区以及器件流动区中的P型阱相连接。终端区用于在横向上承受源区和漏区之间的电压，在一般的超结MOSFET器件中，该终端区主要由交替排列的P-N柱构成，或者在交替排列的P-N柱之外侧，还有一个N+截止区。这个交替排列的P-N区在源区和漏区之间加反向偏置时，其中的载流子互相耗尽，形成一个耗尽区用于承受这个横向电压。为了提高器件的竞争能力，需要采用最小的终端尺寸，这样P-N柱的横向电场强度就会加大，从而使得器件终端的设计更加重要。特别是，在沟槽填充型超结MOSFET中，为了易于填充，得到没有缺陷的P型外延填充，并且有较高的产出通量，通常将P型柱做成又一定的倾斜，也即先将沟槽的侧面做成倾斜结构，方便P型柱的填充，填充完成后P型柱的侧面也为倾斜结构。如果P型柱的侧面的倾斜角为88.35度，P型柱顶部宽度大例如4μm，那么底部宽度小例如1.7μm，这时当N型外延层采用单一浓度，填充P型柱的P型外延也采用单一浓度时，总有一个部分P型杂质和N型杂质会产生很大的杂质总量的偏差，大的杂质总量偏差主要在靠近Si和SiO2界面的顶部区域或靠近N+半导体衬底的底部区域，从而降低器件的BVds，Si和SiO2界面中的Si是指N型外延层采用N型硅外延层时的硅，SiO2是指在N型外延层表面形成的二氧化硅介质膜，N+半导体衬底通常为硅衬底，N型外延层形成于N+半导体衬底表面上。一个改善方法是，将N型外延层做成从顶部到底部浓度下降的掺杂结构，下降的幅度根据沟槽的倾斜角决定，但这样N型外延层的制作很复杂，难以大规模生产；一个简化的改善方案是将N型外延层做成几层不同浓度的，底部的浓度低，与小尺寸的P型柱适应；顶部的浓度做高，与大尺寸的P型柱象配；这样整个超结内电荷平衡的状态得到改善，器件的电荷流动区的承受电压的能力得到提高，终端区域纵向承受电压的能力也得到提高。但问题是，由于终端区域顶部的N型外延层的浓度提高，降低了终端区域横向承受电压的能力，从而导致器件的击穿发生在终端区，这样不仅改善BVds的效果没有达到，而且由于BVds发生在终端，使得BVds的一致性变差，器件的EAS能力也变差。
技术实现思路
本专利技术所要解决的技术问题是提供一种超结器件，能提高器件终端的承受横向电压的能力，提高器件的可靠性。为此，本专利技术还提供一种超结器件的制造方法。为解决上述技术问题，本专利技术提供的超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；包括：N型外延层，所述N型外延层中形成有多个沟槽；在所述沟槽中填充由P型外延层并组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构；所述超结结构位于所述电流流动区、所述过渡区和所述终端区中。各所述沟槽为顶部宽底部窄的侧面倾斜结构，在纵向上所述N型外延层的掺杂浓度呈由顶部到底部逐级降低的阶梯分布。保护环氧化膜环绕在所述电流流动区的周侧并将所述电流流动区露出以及将所述过渡区全部覆盖，所述保护环氧化膜还延伸到所述终端区表面并将所述终端区全部或仅将所述终端区的最外周部分露出。在所述保护环氧化膜和所述终端区的所述N型外延层的氧化膜外延层界面处的所述N型外延层中包括有一个N型掺杂浓度降低的顶部区域，通过降低所述顶部区域的N型掺杂浓度使所述氧化膜外延层界面处的所述N型柱的横向耗尽能力增强，使所述氧化膜外延层界面处的电场强度分布的均匀性提高，提高所述终端区承受横向电压的能力。进一步的改进是，所述顶部区域的N型净掺杂由所述N型外延层的N型掺杂杂质叠加第一P型注入杂质组成。进一步的改进是，所述顶部区域的掺杂浓度是所述顶部区域对应的阶梯处的所述N型外延层的掺杂浓度的80％～95％。进一步的改进是，所述顶部区域的深度范围为2微米～3微米。进一步的改进是，所述第一P型注入杂质的注入杂质为B或BF2，注入能量为5Kev～100Kev，注入剂量为8E10cm-2～3E11cm-2。进一步的改进是，所述第一P型注入杂质的注入区域通过光刻定义；或者，所述第一P型注入杂质的注入工艺为全面注入。进一步的改进是，在所述电流流动区和所述过渡区的选定区域中形成有P型阱，形成所述P型阱的选定区域通过光刻定义；所述电流流动区中各所述P型柱的顶部都形成有一个所述P型阱且各所述P型阱延伸到对应的所述P型柱两侧的所述N型柱的表面。在所述电流流动区的所述超结结构的表面形成有由栅氧化膜和多晶硅栅叠加形成的平面栅结构，所述多晶硅栅的形成区域通过光刻工艺定义，各所述多晶硅栅覆盖对应的所述P型阱且被所述多晶硅栅覆盖的所述P型阱的表面用于形成沟道。在所述电流流动区中的所述多晶硅栅两侧分别形成由源区，所述源区通过以所述多晶硅栅和所述保护环氧化膜为自对准条件的全面的第二次N型离子注入形成，所述第二次N型离子注入同时在所述保护环氧化膜覆盖区域之外的所述终端区中或外侧形成终端第二N型注入区。层间膜覆盖在所述多晶硅栅、所述源区、所述保护环氧化膜以及所述终端第二N型注入区表面；在所述层间膜中形成有穿过所述层间膜的接触孔，所述接触孔通过光刻工艺定义。正面金属层形成在形成有所述接触孔的所述层间膜的表面，栅极和源极由所述正面金属层图形化形成，所述栅极和所述源极的形成区域通过光刻工艺定义；所述电流流动区中的各所述源区和对应的所述P型阱通过顶部相同的接触孔连接到所述源极，所述过渡区中的所述P型阱也通过顶部的接触孔连接到所述源极，所述多晶硅栅通过顶部的接触孔连接到本文档来自技高网...

【技术保护点】
1.一种超结器件，超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；其特征在于，包括：N型外延层，所述N型外延层中形成有多个沟槽；在所述沟槽中填充由P型外延层并组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构；所述超结结构位于所述电流流动区、所述过渡区和所述终端区中；各所述沟槽为顶部宽底部窄的侧面倾斜结构，在纵向上所述N型外延层的掺杂浓度呈由顶部到底部逐级降低的阶梯分布；保护环氧化膜环绕在所述电流流动区的周侧并将所述电流流动区露出以及将所述过渡区全部覆盖，所述保护环氧化膜还延伸到所述终端区表面并将所述终端区全部或仅将所述终端区的最外周部分露出；在所述保护环氧化膜和所述终端区的所述N型外延层的氧化膜外延层界面处的所述N型外延层中包括有一个N型掺杂浓度降低的顶部区域，通过降低所述顶部区域的N型掺杂浓度使所述氧化膜外延层界面处的所述N型柱的横向耗尽能力增强，使所述氧化膜外延层界面处的电场强度分布的均匀性提高，提高所述终端区承受横向电压的能力。

【技术特征摘要】
1.一种超结器件，超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；其特征在于，包括：N型外延层，所述N型外延层中形成有多个沟槽；在所述沟槽中填充由P型外延层并组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构；所述超结结构位于所述电流流动区、所述过渡区和所述终端区中；各所述沟槽为顶部宽底部窄的侧面倾斜结构，在纵向上所述N型外延层的掺杂浓度呈由顶部到底部逐级降低的阶梯分布；保护环氧化膜环绕在所述电流流动区的周侧并将所述电流流动区露出以及将所述过渡区全部覆盖，所述保护环氧化膜还延伸到所述终端区表面并将所述终端区全部或仅将所述终端区的最外周部分露出；在所述保护环氧化膜和所述终端区的所述N型外延层的氧化膜外延层界面处的所述N型外延层中包括有一个N型掺杂浓度降低的顶部区域，通过降低所述顶部区域的N型掺杂浓度使所述氧化膜外延层界面处的所述N型柱的横向耗尽能力增强，使所述氧化膜外延层界面处的电场强度分布的均匀性提高，提高所述终端区承受横向电压的能力。2.如权利要求1所述的超结器件，其特征在于：所述顶部区域的N型净掺杂由所述N型外延层的N型掺杂杂质叠加第一P型注入杂质组成。3.如权利要求1或2所述的超结器件，其特征在于：所述顶部区域的掺杂浓度是所述顶部区域对应的阶梯处的所述N型外延层的掺杂浓度的80％～95％。4.如权利要求1或2所述的超结器件，其特征在于：所述顶部区域的深度范围为2微米～3微米。5.如权利要求2所述的超结器件，其特征在于：所述第一P型注入杂质的注入杂质为B或BF2，注入能量为5Kev～100Kev，注入剂量为8E10cm-2～3E11cm-2。6.如权利要求2所述的超结器件，其特征在于：所述第一P型注入杂质的注入区域通过光刻定义；或者，所述第一P型注入杂质的注入工艺为全面注入。7.如权利要求1所述的超结器件，其特征在于：在所述电流流动区和所述过渡区的选定区域中形成有P型阱，形成所述P型阱的选定区域通过光刻定义；所述电流流动区中各所述P型柱的顶部都形成有一个所述P型阱且各所述P型阱延伸到对应的所述P型柱两侧的所述N型柱的表面；在所述电流流动区的所述超结结构的表面形成有由栅氧化膜和多晶硅栅叠加形成的平面栅结构，所述多晶硅栅的形成区域通过光刻工艺定义，各所述多晶硅栅覆盖对应的所述P型阱且被所述多晶硅栅覆盖的所述P型阱的表面用于形成沟道；在所述电流流动区中的所述多晶硅栅两侧分别形成由源区，所述源区通过以所述多晶硅栅和所述保护环氧化膜为自对准条件的全面的第二次N型离子注入形成，所述第二次N型离子注入同时在所述保护环氧化膜覆盖区域之外的所述终端区中或外侧形成终端第二N型注入区；层间膜覆盖在所述多晶硅栅、所述源区、所述保护环氧化膜以及所述终端第二N型注入区表面；在所述层间膜中形成有穿过所述层间膜的接触孔，所述接触孔通过光刻工艺定义；正面金属层形成在形成有所述接触孔的所述层间膜的表面，栅极和源极由所述正面金属层图形化形成，所述栅极和所述源极的形成区域通过光刻工艺定义；所述电流流动区中的各所述源区和对应的所述P型阱通过顶部相同的接触孔连接到所述源极，所述过渡区中的所述P型阱也通过顶部的接触孔连接到所述源极，所述多晶硅栅通过顶部的接触孔连接到栅极。8.如权利要求7所述的超结器件，其特征在于：在所述电流流动区中形成JFET区域，所述JFET区域通过以所述保护环氧化膜为自对准条件的全面的第一次N型离子注入形成；所述第一次N型离子注入同时在所述保护环氧化膜覆盖区域之外的所述终端区中或外侧形成终端第一N型注入区。9.如权利要求7所述的超结器件，其特征在于：在所述电流流动区中所述接触孔的底部穿过所述源区，用以消除全面注入的所述源区对所述接触孔和底部的所述P型阱的接触的影响。10.如权利要求7所述的超结器件，其特征在于：在位于所述过渡区的所述保护环氧化膜的顶部形成有多晶硅总线，所述多晶硅总线和所述多晶硅栅采用相同的工艺同时形成，各所述多晶硅栅和所述多晶硅总线接触连接，且各所述多晶硅栅通过和所述多晶硅总线相连并通过形成于所述多晶硅总线顶部的接触孔连接到所述栅极。11.一种超结器件的制造方法，超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；其特征在于，包括如下步骤：步骤一、提供N型外延层，进行第一次光刻工艺定义出沟槽的形成区域，之后对所述N型外延层进行干法刻蚀形成多个沟槽；各所述沟槽为顶部宽底部窄的侧面倾斜结构，在纵向上所述N型外延层的掺杂浓度呈由顶部到底部逐级降低的阶梯分布；在所述沟槽中填充P型外延层形成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱，由多个交替排列的所述N型柱和所述P型柱组成的超结结构；所述超结结构位于所述电流流动区、所述过渡区和所述终端区中；步骤二、进行第二次光刻工艺在所述电流流动区和所述过渡区中定义出P型阱的形成区域，之后进行P型离子注入形成所述P型阱；所述电流流动区中各所述P型柱的顶部都形成有一个所述P型阱且各所述P型阱延伸到对应的所述P型柱两侧的所述N型柱的表面；步骤三、进行第三次光刻工艺在所述终端区中定义出第一P型注入杂质的注入区域；之后进行所述第一P型注入杂质的注入将所述第一P型注入杂质注入到后续的保护环氧化膜和所述终端区的所述N型外延层的氧化膜外延层界面处的所述N型外延层的顶部区域中,使所述顶部区域的N型掺杂浓度降低，通过降低所述顶部区域的N型掺杂浓度使所述氧化膜外延层界面处的所述...

【专利技术属性】
技术研发人员：肖胜安，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44