【技术实现步骤摘要】
碳化硅UMOSFET器件及其制备方法
本专利技术属于微电子
，涉及半导体器件，特别是槽栅内集成了肖特基二极管的碳化硅UMOSFET器件及其制备方法。
技术介绍
近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。硅(Si)基电力电子器件由于材料本身的限制已无法满足系统应用的要求。碳化硅(SiC)材料作为第三代半导体材料的代表，在诸多特性上均远好于硅材料。而碳化硅UMOSFET器件作为近些年商业化的器件，在导通电阻、开关时间、开关损耗、散热性能等方面均有着替代现有IGBT的巨大潜力。但是，由于碳化硅材料的禁带宽度较大，碳化硅UMOSFET器件内部本身的续流能力较弱。同时，在阻断模式下，由于槽栅拐角处柵氧的强电场会引发一系列可靠性问题。更多有关现有碳化硅UMOSFET器件可以参考公开号为CN104900701A、CN106876485A和CN108807504A的中国专利申请。
技术实现思路
本专利技术提供一种在槽栅内集成肖特基二极管的碳化硅UMOSFET器件，通过相应的结构，提高碳化硅UMOSFET器件的续流能力，同时，防止槽栅拐角处强电场引发...
【技术保护点】
1.一种碳化硅UMOSFET器件，其特征在于，自下而上包括漏电极层、N+碳化硅衬底和N‑外延层；N‑外延层具有第一P‑阱区、第一N+注入区、第二P‑阱区、第二N+注入区、第一凹槽、第二凹槽和第三凹槽；第一凹槽的右侧壁为第一N+注入区和部分高度的第一P‑阱区；第二凹槽的左侧壁为第二N+注入区和部分高度的第二P‑阱区；第三凹槽的左侧壁为第一N+注入区、第一P‑阱区和部分高度的N‑外延层，第三凹槽的右侧壁为第二N+注入区、第二P‑阱区和部分高度的N‑外延层；第一栅结构，覆盖第三凹槽左侧壁和第一N+注入区上表面；第二栅结构，覆盖第三凹槽右侧壁和第二N+注入区上表面；第一栅结构和第二...
【技术特征摘要】
1.一种碳化硅UMOSFET器件，其特征在于，自下而上包括漏电极层、N+碳化硅衬底和N-外延层；N-外延层具有第一P-阱区、第一N+注入区、第二P-阱区、第二N+注入区、第一凹槽、第二凹槽和第三凹槽；第一凹槽的右侧壁为第一N+注入区和部分高度的第一P-阱区；第二凹槽的左侧壁为第二N+注入区和部分高度的第二P-阱区；第三凹槽的左侧壁为第一N+注入区、第一P-阱区和部分高度的N-外延层，第三凹槽的右侧壁为第二N+注入区、第二P-阱区和部分高度的N-外延层；第一栅结构，覆盖第三凹槽左侧壁和第一N+注入区上表面；第二栅结构，覆盖第三凹槽右侧壁和第二N+注入区上表面；第一栅结构和第二栅结构之间留有第三凹槽的第一底面；第三凹槽底部下方具有多个P+注入区，相邻P+注入区之间具有间隔；第一金属，第一金属覆盖第一凹槽和第二凹槽表面，第一金属与第一N+注入区和第一P-阱区形成第一欧姆接触，第一金属与第二N+注入区和第二P-阱区也形成第一欧姆接触；第二金属，第二金属与间隔的上表面形成肖特基接触，第二金属与P+注入区形成第二欧姆接触；第三金属，第三金属覆盖第一金属和第二金属，同时第三金属填充剩余的第一凹槽、剩余的第二凹槽和剩余的第三凹槽。2.如权利要求1所述的碳化硅UMOSFET器件，其特征在于，所述第一栅结构包括第一栅介质层、第一栅极和第一隔离钝化层；第一栅介质层，覆盖所述第一N+注入区上表面、所述第三凹槽左侧壁和所述第三凹槽部分底面；第一栅极，位于第一栅介质层表面，并填充部分所述第三凹槽；第一隔离钝化层，覆盖第一栅极，并填充部分所述第三凹槽；所述第二栅结构包括第二栅介质层、第二栅极和第二隔离钝化层；第二栅介质层，覆盖所述第二N+注入区上表面、所述第三凹槽右侧壁和所述第三凹槽部分底面；第二栅极，位于第二栅介质层表面，并填充部分所述第三凹槽；第二隔离钝化层，覆盖第二栅极，并填充部分所述第三凹槽；第一栅介质层和第二栅介质层之间为所述第一底面。3.如权利要求1所述的碳化硅UMOSFET器件，其特征在于，所述第三凹槽的深度为0.5μm～3.0μm。4.如权利要求1所述的碳化硅UMOSFET器件，其特征在于，相邻所述P+注入区之间的距离相等，所述P+注入区宽度为1.5μm～5μm。5.如权利要求1所述的碳化硅UMOSFET器件，其特征在于，所述间隔的宽度为1.5μm～5μm。6.如权利要求1所述的碳化硅UMOSFET器件，其特征在于，所述P+注入区深度为0.3μm～2.5μm。7.如权利要求1所述的碳化...
【专利技术属性】
技术研发人员：卓廷厚，李钊君，刘延聪，
申请(专利权)人：厦门芯光润泽科技有限公司，
类型：发明
国别省市：福建,35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。