集成增强型和耗尽型的HEMT及其制造方法技术

本发明专利技术所提出的集成增强型和耗尽型的HEMT及其制造方法，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。同时，利用缓冲层的再生长以及掺杂需求，将杂质产生的电子变为掺杂层的一部分，提高掺杂浓度的同时防止多余的电子对器件产生干扰。

【技术实现步骤摘要】
集成增强型和耗尽型的HEMT及其制造方法
本专利技术涉及半导体制造
，特别是涉及一种集成增强型和耗尽型的HEMT及其制造方法。
技术介绍
作为第三代半导体材料的代表，氮化镓(GaN)具有许多优良的特性，高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于氮化镓的第三代半导体结构，如高电子迁移率场效应管(HEMT)、异质结构场效应场效应管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。GaNHEMT主要是应用于通讯行业和电力电子行业，但它在高速数字电路和混合信号领域也有独特的优势。GaNHEMT具有出色的高温稳定性，可以大幅度降低电路在热源和温场控制方面的成本。而GaN的宽禁带特征使得它同时具备高电子饱和速度和高击穿电压，使器件可以在更高的电压之下工作，而这可以提高电路的驱动能力。因此，与传统的硅技术相比，使用GaNHEMT基的数字电路能够满足在大电流电压摆幅和在严酷环境下工作的能力，使得其在相应的领域有潜在的巨大应用。要实现GaNHEMT基的数字电路，就必须实现高性能的氮化镓基的E/DHEMT单片集成。相对于常规的D-mode(耗尽型)GaNHEMT,E-mode(增强型)GaNHEMT比较难以制造。而E-modGaNHEMT不仅仅是实现DCFL逻辑的需要，而且其性能对电路的特性也起着至关重要的作用。因此，在E-modGaNHEMT难以制造的基础上，实现增强型和耗尽型HEMT的单片集成就更加困难。
技术实现思路
本申请提出一种集成增强型与耗尽型的HEMT制造方法，包括：提供衬底，在所述衬底上依次形成第一缓冲层、第一势垒层和第一沟道层；在所述第一沟道层上形成介质层，并选择性的刻蚀所述介质层、第一沟道层、第一势垒层和第一缓冲层，以暴露出部分第一缓冲层；在暴露出的部分第一缓冲层上进行再生长，依次形成第二缓冲层、第二势垒层和第二沟道层；去除所述介质层，在所述第一沟道层上形成第一源极、第一漏极和第一栅极，在所述第二沟道层上形成第二源极、第二漏极和第二栅极。在一个实施例中，所述第一势垒层的厚度为1nm-30nm，所述第二势垒层的厚度大于所述第一势垒层且小于100nm。在一个实施例中，所述第二势垒层的厚度为1nm-30nm，所述第一势垒层的厚度大于所述第二势垒层且小于100nm。在一个实施例中，所述在选择性的刻蚀所述介质层之前，在所述介质层上形成光刻胶层，并在所述光刻胶层上定义出要刻蚀的区域。在一个实施例中，所述第一缓冲层包括与所述第一势垒层接触的第一掺杂层，所述第一势垒层包括与所述第一掺杂层接触的第二掺杂层。在一个实施例中，所述第二缓冲层包括与所述第二势垒层接触的第三掺杂层，所述第二势垒层包括与所述第三掺杂层接触的第四掺杂层。在一个实施例中，所述再生长过程中，所述第一缓冲层再生长界面上形成由于暴露而引起杂质诱导产生的n型掺杂，第二缓冲层形成之后，所述n型掺杂产生的电子成为第三掺杂层的一部分。在一个实施例中，所述介质层材料为氮化硅、二氧化硅和氮氧化硅中的任意一种。相应的，本申请还提出一种集成增强型和耗尽型的HEMT，包括：衬底；位于所述衬底上的第一缓冲层；位于所述第一缓冲层上的第一势垒层与第二缓冲层；位于第一势垒层上的第一沟道层；位于所述第二缓冲层的第二势垒层和位于所述第二势垒层的第二沟道层；以及位于第一沟道层上的第一源极、第一漏极和第一栅极，位于所述第二沟道层上的第二源极、第二漏极和第二栅极。本专利技术所提出的集成增强型和耗尽型的HEMT及其制造方法，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。同时，利用缓冲层的再生长以及掺杂需求，将杂质产生的电子变为掺杂层的一部分，提高掺杂浓度的同时防止多余的电子对器件产生干扰。附图说明图1为一个实施例所提出的集成增强型和耗尽型HEMT的结构图；图2为一个实施所提出的集成增强型和耗尽型HEMT的制造方法流程图。图3-图6为制造一个实施例的集成增强型和耗尽型HEMT的示意图。具体实施方式以下结合附图和具体实施例对本专利技术提出的集成增强型和耗尽型的HEMT及其制造方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术中，在“形成在另一层上的层”中，可以意味着在另一层上方形成层，但不一定层与另一层直接物理或电接触(例如，可以存在一个或多个其他层在两层之间)。然而，在一些实施例中，“在......上形成”可以表示层与另一层的顶面的至少一部分直接物理接触。本实施例所述的提出的集成增强型和耗尽型HEMT的结构如图1所示，包括：衬底1，位于所述衬底1上的第一缓冲层2，位于所述第一缓冲层2上的第一势垒层3与第二缓冲层6,位于第一势垒层3上的第一沟道层4,位于所述第二缓冲层6的第二势垒层7,位于所述第二势垒层7的第二沟道层8,位于第一沟道层上4的第一源极9、第一漏极10和第一栅极11，位于所述第二沟道层8上的第二源极12、第二漏极13和第二栅极14。所述衬底1材料包括但不限于Si、Sic、GaN或蓝宝石等。所述第一缓冲层2材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物，所述第一缓冲层2为氮面极性。例如所述第一缓冲层2材料为GaN，则为N面极性的GaN缓冲层。所述第一势垒层3可以是三元或者四元的氮化物化合物半导体合金，例如AlGaN、InGaN等。所述第一沟道层4材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物，同样为氮面极性，可以与所述第一缓冲层2的材料相同，也可以不同。例如，第一缓冲层2材料可以为GaN，所述第一沟道层4材料可以为InN。所述第一沟道层4与所述第一势垒层3相接触的表面形成有二维电子气(图1第一沟道层4中的虚线所示)，具有高电子迁移率和高电子密度，作为导电沟道使器件导通。所述第二缓冲层6材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物，所述第二缓冲层6同样为氮面极性。所述第二缓冲层6材料可以与所述第一缓冲层2材料相同，也可以不同。在一个实施例中，所述第一缓冲层2材料可以为GaN，第二缓冲层6材料可以为InN。所述第二势垒层7可以是三元或者四元的氮化物化合物半导体合金，可以与所述第一势垒层3材料相同，也可以不同。所述第二沟道层8材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物，同样为氮面极性，可以与所述第二缓冲层6的材料相同，也可以不同。例如，所述第二缓冲层6材料可以为GaN，所述第二沟道层8材料可以为InN。所述第二沟道层8与所述第二势垒层7相接触的表面形成有二维电子气(图1第二沟道层8中的虚线所示)，具有高电子迁移率和高电子密度，作为导电沟道使器件导通。所述第一沟道层4上设有第一源极9、第一漏极10和第一栅极11，所述第一栅极11位于所述第一源极9和第一漏极10之间。所述第一源极9和第一漏极10可以为Ti，Pt，Au，W，Ni中的任意一种或多种金属的组合。所述第一栅极11可以是镍/金本文档来自技高网...

【技术保护点】
1.一种集成增强型与耗尽型的HEMT制造方法，其特征在于，包括：提供衬底，在所述衬底上依次形成第一缓冲层、第一势垒层和第一沟道层；在所述第一沟道层上形成介质层，并选择性的刻蚀所述介质层、第一沟道层、第一势垒层和第一缓冲层，以暴露出部分第一缓冲层；在暴露出的部分第一缓冲层上进行再生长，依次形成第二缓冲层、第二势垒层和第二沟道层；去除所述介质层，在所述第一沟道层上形成第一源极、第一漏极和第一栅极，在所述第二沟道层上形成第二源极、第二漏极和第二栅极。

【技术特征摘要】
1.一种集成增强型与耗尽型的HEMT制造方法，其特征在于，包括：提供衬底，在所述衬底上依次形成第一缓冲层、第一势垒层和第一沟道层；在所述第一沟道层上形成介质层，并选择性的刻蚀所述介质层、第一沟道层、第一势垒层和第一缓冲层，以暴露出部分第一缓冲层；在暴露出的部分第一缓冲层上进行再生长，依次形成第二缓冲层、第二势垒层和第二沟道层；去除所述介质层，在所述第一沟道层上形成第一源极、第一漏极和第一栅极，在所述第二沟道层上形成第二源极、第二漏极和第二栅极。2.根据权利要求1所述的集成增强型和耗尽型HEMT的制造方法，其特征在于，所述第一势垒层的厚度为1nm-30nm，所述第二势垒层的厚度大于所述第一势垒层且小于100nm。3.根据权利要求1所述的集成增强型和耗尽型HEMT的制造方法，其特征在于，所述第二势垒层的厚度为1nm-30nm，所述第一势垒层的厚度大于所述第二势垒层且小于100nm。4.根据权利要求1所述的集成增强型和耗尽型HEMT的制造方法，其特征在于，所述在选择性的刻蚀所述介质层之前，在所述介质层上形成光刻胶层，并在所述光刻胶层上定义出要刻蚀的区域。5.根据权利要求1所述的集成增强型和耗尽型...

【专利技术属性】
技术研发人员：倪贤锋，范谦，何伟，
申请(专利权)人：苏州汉骅半导体有限公司，
类型：发明
国别省市：江苏,32