【技术实现步骤摘要】
一种低压MOS辅助触发SCR的双向瞬态电压抑制器
本专利技术属于集成电路的静电放电防护及抗浪涌领域，涉及一种静电放电防护或抗浪涌器件，具体涉及一种低压MOS辅助触发SCR结构的双向瞬态电压抑制器，可用于提高片上IC和电子产品的可靠性。
技术介绍
随着半导体制造工艺的快速发展与日益更新，集成电路(IC)制备工艺的特征尺寸日益缩小，芯片的集成度大幅度提高，栅氧耐压能力不断下降，IC及其相关电子产品的可靠性问题日益严峻。又由于日常生活中，发生静电放电(ESD)、瞬态电压或电流浪涌现象难以避免，ESD或瞬态浪涌对IC及其相关电子产品的功能及系统稳定性造成的威胁日益严重，ESD防护及抗浪涌研究已经引起了半导体及电子工程应用领域科研人员与工程师们的广泛关注。通常ESD或瞬态浪涌脉冲极易超出IC及相关电子产品的正常工作电压，且在微秒级的时间内产生正常值的两倍以上的瞬间过电应力，远超过IC或电子产品的承受能力，从而导致IC或电子产品失效。因此，采用IC的片上ESD防护及做好电子产品的防浪涌措施，在半导体及电子工程应用中尤为必要，可大幅提高电子系统的可靠性。研究与设计有效的ESD防...
【技术保护点】
1.一种低压MOS辅助触发SCR的双向瞬态电压抑制器，其特征在于：该双向电压抑制器包括P衬底(101)、第一N阱(102)、P阱(103)、第二N阱(104)、第一P+注入区(105)、第一N+注入区(106)、第一多晶硅栅(107)及其覆盖的第一薄栅氧化层(108)、第二N+注入区(109)、第二P+注入区(110)、第三P+注入区(111)、第三N+注入区(112)、第二多晶硅栅(113)及其覆盖的第二薄栅氧化层(114)、第四N+注入区(115)、第四P+注入区(116)和金属线；在P衬底(101)的表面区域从左至右依次设有第一N阱(102)、P阱(103)和第二N阱...
【技术特征摘要】
1.一种低压MOS辅助触发SCR的双向瞬态电压抑制器，其特征在于：该双向电压抑制器包括P衬底(101)、第一N阱(102)、P阱(103)、第二N阱(104)、第一P+注入区(105)、第一N+注入区(106)、第一多晶硅栅(107)及其覆盖的第一薄栅氧化层(108)、第二N+注入区(109)、第二P+注入区(110)、第三P+注入区(111)、第三N+注入区(112)、第二多晶硅栅(113)及其覆盖的第二薄栅氧化层(114)、第四N+注入区(115)、第四P+注入区(116)和金属线；在P衬底(101)的表面区域从左至右依次设有第一N阱(102)、P阱(103)和第二N阱(104)，P衬底(101)的左侧边缘与第一N阱(102)的左侧边缘相连，第一N阱(102)的右侧边缘与P阱(103)的左侧边缘相连，P阱(103)的右侧边缘与第二N阱(104)的左侧边缘相连，第二N阱(104)的右侧边缘与P衬底(101)的右侧边缘相连；在第一N阱(102)的表面区域设有第一P+注入区(105)，第一N+注入区(106)横跨在第一N阱(102)和P阱(103)的表面区域；在P阱(103)的表面区域从左到右依次设有第一多晶硅栅(107)及其覆盖的第一薄栅氧化层(108)、第二N+注入区(109)、第二P+注入区(110)、第三P+注入区(111)、第三N+注入区(112)和第二多晶硅栅(113)及其覆盖的第二薄栅氧化层(114)，第一N+注入区(106)的右侧边缘与第一多晶硅栅(107)及其覆盖的第一薄栅氧化层(108)的左侧边缘相连，第二N+注入区(109)与第二P+注入区(110)沿器件宽度方向对齐排列，且第二N+注入区(109)和第二P+注入区(110)的左侧边缘均与第一多晶硅栅(107)及其覆盖的第一薄栅氧化层(108)的右侧边缘相连，第三P+注入区(111)与第三N+注入区(112)沿器件宽度方向对齐排列，且第三P+注入区(111)和第三N+注入区(112)的右侧边缘均与第二多晶硅栅(113)及其覆盖的第二薄栅氧化层(114)的左侧边缘相连，第四N+注入区(115)横跨在P阱(103)和第二N阱(104)的表面区域，且第四N+注入区(115)的左侧边缘与第二多晶硅栅(113)及其覆盖的第二薄栅氧化层(114)的右侧边缘相连，在第二N阱(104)的表面区域设有第四P+注入区(116)；所述的金属线用于连接注入区或多晶硅栅，并从金属线中引出两个电极。2.如权利要求1所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。