【技术实现步骤摘要】
一种FDSOI可控硅静电保护器件
本专利技术涉及集成电路静电保护领域，涉及一种FDSOI可控硅静电保护器件，特别涉及一种内嵌GGNMOS和GDPMOS的FDSOI可控硅静电保护器件。
技术介绍
随着摩尔定律的发展，芯片的集成度不断提高，功耗和性能都得到大幅度的改进。然而，当体硅技术发展到28nm以后，技术复杂度和制造成本大幅提高，全耗尽型绝缘体上硅(FDSOI)应运而生。在相同的技术节点下，FDSOI技术可有效缩减制造工序，降低芯片功耗，提高产品良率，而且具有较强的抗辐射性能。由于在价格、功耗和性能等方面的优势，FDSOI在物联网等应用中逐渐成为了主流的技术。统计数据表明：静电放电(ElectroStaticDischarge,ESD)是集成电路失效的最主要原因。由于FDSOI具有全介质隔离的特点，当静电轰击器件时，静电电流无法穿过埋氧层泄放到地端，因而FDSOI器件的静电保护能力比体硅器件差很多。通常而言，通过P阱中注入N+杂质，以及N阱中注入P+杂质，利用横向寄生PNP以及横向寄生NPN结构，实现SCR路径。但是，FDSOI器件的体硅厚度很薄，N+注入和P+注...
【技术保护点】
1.一种FDSOI可控硅静电保护器件，其特征在于，包括N阱(11)和P阱(12)，所述N阱(11)和P阱(12)邻接，所述N阱(11)内设有第一P+注入区(13)，所述P阱(12)内设有第一N+注入区(15)，所述N阱(11)与P阱(12)的交界处嵌设有第二P+注入区(17)和第二N+注入区(18)。
【技术特征摘要】
1.一种FDSOI可控硅静电保护器件，其特征在于，包括N阱(11)和P阱(12)，所述N阱(11)和P阱(12)邻接，所述N阱(11)内设有第一P+注入区(13)，所述P阱(12)内设有第一N+注入区(15)，所述N阱(11)与P阱(12)的交界处嵌设有第二P+注入区(17)和第二N+注入区(18)。2.如权利要求1所述的FDSOI可控硅静电保护器件，其特征在于，所述第一P+注入区(13)、N阱(11)、P阱(12)、第一N+注入区(15)形成PNPN可控硅结构。3.如权利要求1所述的FDSOI可控硅静电保护器件，其特征在于，还包括第一多晶硅栅(14)，所述第一P+注入区(13)、第一多晶硅栅(14)、第二P+注入区(17)与N阱(11)构成PMOS管，所述PMOS管的栅极、漏极与阳极相连，形成内嵌GDPMOS结构。4.如权利要求1～3任一项所述的FDSOI可控硅静电保护器件，其特征在于，还包括第二多晶硅栅(16)，所述第一N+注入区(15)、第二多晶硅栅(16)、第二N+注入区(18)与P阱(12)构成NMOS管，所述NMOS管的栅极、漏极与阴极相连，形成内嵌GGNMOS结构。5.如权利要求1～3任一项所述的FDSOI可控硅静电保护器件，其特征在于，包括至少三条静电泄放路径，第一条静电泄放路径从阳极经第一P+注入区(13)、N阱(11...
【专利技术属性】
技术研发人员：丁玎，谢峰，何峰，曾庆平，
申请(专利权)人：中国电子科技集团公司第四十八研究所，
类型：发明
国别省市：湖南,43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。