用于安全芯片中非易失性存储器的加密装置制造方法及图纸

本实用新型专利技术提供了用于安全芯片中非易失性存储器的加密装置。所述加密装置包括主设备、总线、加密电路和非易失性存储器，加密电路包括四个轮加密电路和一个加密顺序生成器，每个轮加密电路分为五层轮加密单元，每一层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；轮加密电路执行加密时，首先由第一轮加密电路开始执行加密，其余的轮加密电路依顺序依次加密，加密处理完成后的密文输入到非易失性存储器，完成加密过程。本实用新型专利技术的加密装置利用2～4轮的对称算法结构，在较小轮数内提高加密强度和速度，同时，在加密过程中，使用非线性的掩码变换方法，保证数据搬移全程无明文。

Encryption Device for Non-volatile Memories in Security Chips

【技术实现步骤摘要】
用于安全芯片中非易失性存储器的加密装置
本技术涉及芯片安全
，尤其涉及用于安全芯片中非易失性存储器的加密装置。
技术介绍
嵌入非易失性存储单元是安全芯片的重要组成部分。通常用来存放系统密钥等重要敏感信息，而这部分信息正是安全芯片重点保护的部分。攻击者既可以利用物理攻击和故障注入获取非易失性存储单元中的数据，也可以通过功耗分析的方式获取正在读取的非易失性存储单元中的数据。首先为了防止攻击者利用物理攻击和故障注入等攻击方式获取到这些重要信息，安全芯片通常采用内存加密的方式对存储在非易失性存储单元中的数据进行加密，使得攻击者在获取到非易失性存储单元中的数据时，仅能得到加密后的数据，不能得到真实数据。而非易失性存储单元由于制作原理与工艺的原因，通常访问速度比较慢，是安全芯片信息处理速度的主要瓶颈，而内存加密算法会进一步减慢非易失性存储单元的访问速度，因此目前公开的各种数据加密算法并不适用。例如DES、AES、SM4等标准算法分别需要16轮/10轮/31轮，作为内存加密算法来说面积和加密时间均是系统无法接受的。即使时SIMMON等轻量级算法，依旧需要至少8～10轮，同样不能适用当前的系统本文档来自技高网...

【技术保护点】
1.一种用于安全芯片中非易失性存储器的加密装置，所述加密装置包括主设备、总线和非易失性存储器，其特征在于，所述加密装置还包括加密电路，加密电路包括四个轮加密电路和一个加密顺序生成器，四个轮加密电路分为第一轮加密电路，第二轮加密电路，第三轮加密电路和第四轮加密电路，并依顺序依次连接，加密顺序生成器分别连接四个轮加密电路；每个轮加密电路分为五层轮加密单元，五层轮加密单元分别为第一层轮加密单元、第二层轮加密单元、第三层轮加密单元、第四层轮加密单元和第五层轮加密单元，每一层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；所述加密装置执行加密时，输入数据经过主设备，并...

【技术特征摘要】
1.一种用于安全芯片中非易失性存储器的加密装置，所述加密装置包括主设备、总线和非易失性存储器，其特征在于，所述加密装置还包括加密电路，加密电路包括四个轮加密电路和一个加密顺序生成器，四个轮加密电路分为第一轮加密电路，第二轮加密电路，第三轮加密电路和第四轮加密电路，并依顺序依次连接，加密顺序生成器分别连接四个轮加密电路；每个轮加密电路分为五层轮加密单元，五层轮加密单元分别为第一层轮加密单元、第二层轮加密单元、第三层轮加密单元、第四层轮加密单元和第五层轮加密单元，每一层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；所述加密装置执行加密时，输入数据经过主设备，并通过总线后变成总线数据，将总线数据输入到加密电路，经过处理变成总线掩码，总线掩码输入到...

【专利技术属性】
技术研发人员：苏琳琳，许秋林，路倩，葛元庆，王清智，周智勇，
申请(专利权)人：紫光同芯微电子有限公司，
类型：新型
国别省市：北京,11