扇出型半导体封装模块制造技术

本公开提供一种扇出型半导体封装模块。扇出型半导体封装模块包括：封装结构，包括布线构件、一个或更多个第一无源组件和第一包封件，布线构件包括布线图案，一个或更多个第一无源组件设置在布线构件上并且电连接到布线图案，第一包封件包封一个或更多个第一无源组件中的每个的至少部分，封装结构具有贯穿布线构件和第一包封件的第一通孔；半导体芯片，设置在封装结构的第一通孔中并且具有其上设置有连接焊盘的有效表面和与有效表面背对的无效表面；第二包封件，包封半导体芯片的至少部分并且填充第一通孔的至少部分；及连接构件，设置在封装结构和半导体芯片的有效表面上，连接构件包括电连接到连接焊盘和布线图案的重新分布层。

Fan-out Semiconductor Packaging Module

【技术实现步骤摘要】
扇出型半导体封装模块本申请要求于2017年10月31日提交到韩国知识产权局的第10-2017-0143840号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
本公开涉及一种半导体芯片与多个无源组件一起安装在单个封装件中并且在单个封装件中被模块化的扇出型半导体封装模块。
技术介绍
根据用于移动设备的显示器的尺寸的增大，增大电池容量的必要性已经增加。根据电池容量的增大，电池在移动设备中所占据的面积增大，因此需要减小印刷电路板(PCB)的尺寸。因此，安装组件的面积减小，从而对于模块化的兴趣持续地增加。同时，现有技术的安装多个组件的示例可包括板上芯片(COB)技术。COB方式是一种使用表面安装技术(SMT)将独立的无源元件和半导体封装件安装在印刷电路板上的方式。这种方式具有成本方面的优势，但需要宽的安装面积，以保持组件之间的最小间距。组件之间的电磁干扰(EMI)大并且半导体芯片与组件之间的距离大，使得电噪声增大。
技术实现思路
本公开的一方面可提供一种扇出型半导体封装模块，在该扇出型半导体封装模块中，可显著地减小半导体芯片和多个无源组件的安装面积，可显著地减小半导体芯片和多个无源组件之间的电路径，可解决良率问题，可解决在安装无源组件时发生的问题，并且可通过镀覆容易实现电磁干扰(EMI)阻挡效果和散热效果。根据本公开的一方面，可提供一种扇出型半导体封装模块，在该扇出型半导体封装模块中，多个无源组件和半导体芯片彼此一起安装在单个封装件中并且在单个封装件中被模块化，多个无源组件和半导体芯片在封装工艺中通过两个步骤被包封，并且无源组件通过引入单独的布线构件按照表面安装形式设置。另外，在具有这样的结构的扇出型半导体封装模块中，可通过镀覆等提升EMI阻挡和散热。根据本公开的一方面，一种扇出型半导体封装模块可包括：封装结构，包括布线构件、一个或更多个第一无源组件和第一包封件，所述布线构件包括布线图案，所述一个或更多个第一无源组件设置在所述布线构件上并且电连接到所述布线图案，所述第一包封件包封所述一个或更多个第一无源组件中的每个的至少部分，并且所述封装结构具有贯穿所述布线构件和所述第一包封件的第一通孔；半导体芯片，设置在所述封装结构的所述第一通孔中，并且具有有效表面和无效表面，所述有效表面上设置有连接焊盘，所述无效表面与所述有效表面背对；第二包封件，包封所述半导体芯片的至少部分并且填充所述第一通孔的至少部分；及连接构件，设置在所述封装结构和所述半导体芯片的所述有效表面上，并且所述连接构件包括电连接到所述连接焊盘和所述布线图案的重新分布层。根据本公开的一方面，一种扇出型半导体封装模块可包括：支撑构件，包括绝缘层、导电层以及第一过孔和第二过孔，所述导电层设置在所述绝缘层上，所述第一过孔和所述第二过孔贯穿所述绝缘层并且电连接到所述导电层；及无源组件和半导体芯片，所述无源组件和所述半导体芯片设置在所述支撑构件上并且分别被第一包封件和第二包封件包封，其中，所述无源组件至少通过设置在所述支撑构件的所述第一过孔与所述无源组件之间的焊料凸块电连接到所述支撑构件的所述第一过孔，并且所述半导体芯片的连接焊盘与所述支撑构件的所述第二过孔直接接触。附图说明通过结合附图进行的以下详细描述，本公开的以上和其他方面、特征及优点将被更加清楚地理解，在附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；图4是示出扇入型半导体封装件的封装工艺的示意性截面图；图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图；图7是示出扇出型半导体封装件的示意性截面图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；图9是示出扇出型半导体封装模块的示例的示意性截面图；图10是沿着图9的扇出型半导体封装模块的线I-I’截取的示意性平面图；图11A至图11C是示出制造图9的扇出型半导体封装模块的工艺的示例的示意图；图12是示出扇出型半导体封装模块的另一示例的示意性截面图；图13是沿着图12的扇出型半导体封装模块的线II-II’截取的示意性平面图；图14A至图14C是示出制造图12的扇出型半导体封装模块的工艺的示例的示意图；图15是示出图9的扇出型半导体封装模块中使用的面板的示例的示意性平面图；图16是示出扇出型半导体封装模块的另一示例的示意性截面图；图17是示出扇出型半导体封装模块的另一示例的示意性截面图；图18是示出扇出型半导体封装模块的另一示例的示意性截面图；图19是示出扇出型半导体封装模块的另一示例的示意性截面图；及图20是示出在电子装置中使用根据本公开的扇出型半导体封装模块的情况的效果的示意性平面图。具体实施方式在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为清楚起见，可夸大或者缩小组件的形状、尺寸等。这里，相对于附图的截面的下侧、下部、下表面等用于指朝向扇出型半导体封装件的安装表面的方向，而上侧、上部、上表面等用于指与该方向相反的方向。然而，这些方向是为了便于说明而定义的，并且权利要求不由如上所述定义的方向具体限制。在说明书中，组件与另一组件的“连接”的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，“电连接”意味着包括物理连接和物理断开的概念。可理解的是，当利用“第一”和“第二”来提及元件时，该元件不会由此受限。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。这里使用的术语“示例性实施例”不是指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，这里提供的示例性实施例被认为能够通过全部或部分地彼此组合来实现。例如，除非其中提供了相反或相矛盾的描述，否则即使特定示例性实施例中描述的一个元件未在另一示例性实施例中描述，该元件仍可被理解为与另一示例性实施例相关的描述。这里使用的术语仅用于描述示例性实施例，而并不限制本公开。在这种情况下，除非在上下文中另外解释，否则单数形式也包括复数形式。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可连接到以下将描述的其他组件以形成各种信号线1090。芯片相关组件1020可包括：存储芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关本文档来自技高网...

【技术保护点】
1.一种扇出型半导体封装模块，包括：封装结构，包括布线构件、一个或更多个第一无源组件和第一包封件，所述布线构件包括布线图案，所述一个或更多个第一无源组件设置在所述布线构件上并且电连接到所述布线图案，所述第一包封件包封所述一个或更多个第一无源组件中的每个的至少部分，并且所述封装结构具有贯穿所述布线构件和所述第一包封件的第一通孔；半导体芯片，设置在所述封装结构的所述第一通孔中，并且具有有效表面和无效表面，所述有效表面上设置有连接焊盘，所述无效表面与所述有效表面背对；第二包封件，包封所述半导体芯片的至少部分并且填充所述第一通孔的至少部分；及连接构件，设置在所述封装结构和所述半导体芯片的所述有效表面上，并且所述连接构件包括电连接到所述连接焊盘和所述布线图案的重新分布层。

【技术特征摘要】
2017.10.31 KR 10-2017-01438401.一种扇出型半导体封装模块，包括：封装结构，包括布线构件、一个或更多个第一无源组件和第一包封件，所述布线构件包括布线图案，所述一个或更多个第一无源组件设置在所述布线构件上并且电连接到所述布线图案，所述第一包封件包封所述一个或更多个第一无源组件中的每个的至少部分，并且所述封装结构具有贯穿所述布线构件和所述第一包封件的第一通孔；半导体芯片，设置在所述封装结构的所述第一通孔中，并且具有有效表面和无效表面，所述有效表面上设置有连接焊盘，所述无效表面与所述有效表面背对；第二包封件，包封所述半导体芯片的至少部分并且填充所述第一通孔的至少部分；及连接构件，设置在所述封装结构和所述半导体芯片的所述有效表面上，并且所述连接构件包括电连接到所述连接焊盘和所述布线图案的重新分布层。2.根据权利要求1所述的扇出型半导体封装模块，其中，所述一个或更多个第一无源组件通过低熔点金属电连接到所述布线构件的所述布线图案。3.根据权利要求2所述的扇出型半导体封装模块，其中，所述低熔点金属包括锡。4.根据权利要求2所述的扇出型半导体封装模块，其中，所述布线构件还包括绝缘层和所述低熔点金属，所述布线图案嵌入在所述绝缘层中并且所述布线图案的下表面通过所述绝缘层暴露，所述低熔点金属设置在所述布线图案上并且被所述绝缘层至少部分地覆盖。5.根据权利要求4所述的扇出型半导体封装模块，其中，所述重新分布层通过所述连接构件的过孔电连接到所述布线图案和所述连接焊盘，所述连接构件的所述过孔与所述布线图案的暴露的下表面和所述连接焊盘的下表面物理接触。6.根据权利要求5所述的扇出型半导体封装模块，其中，所述连接构件的与所述布线图案的所述暴露的下表面物理接触的所述过孔的厚度小于所述连接构件的与所述连接焊盘的下表面物理接触的所述过孔的厚度。7.根据权利要求4所述的扇出型半导体封装模块，其中，所述绝缘层的下表面和所述半导体芯片的所述有效表面设置在接近于相同的水平面上。8.根据权利要求1所述的扇出型半导体封装模块，其中，所述封装结构还包括芯构件，所述芯构件设置在所述布线构件上并且具有所述第一通孔以及与所述第一通孔分开的第二通孔，所述一个或更多个第一无源组件设置在所述第二通孔中，并且所述第一包封件填充所述第二通孔的至少部分。9.根据权利要求8所述的扇出型半导体封装模块，所述扇出型半导体封装模块还包括设置在所述第二通孔的壁上的金属层。10.根据权利要求9所述的扇出型半导体封装模块，其中，所述金属层延伸到所述芯构件的上表面和下表面。11.根据权利要求10所述的扇出型半导体封装模块，所述扇出型半导体封装模块还包括：背侧金属层，设置在所述第一包封件和所述第二包封件中的至少一者上；及背侧过孔，贯穿所述第一包封件...

【专利技术属性】
技术研发人员：白龙浩，郑注奂，车有琳，许荣植，孔正喆，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国,KR