一种FPGA配置电路CFG的测试系统和测试方法技术方案

本发明专利技术公开了一种FPGA配置电路CFG的测试系统和测试方法，测试系统包括中央处理模块、交换机、程控数字电源、码型发生器和CFG测试PCB，CFG测试PCB上设有FPGA测试夹具组、JTAG下载模块、测试FPGA、配置芯片、参考时钟接口和电源接口，待测FPGA芯片设置在FPGA测试夹具组内，测试方法依次包括选定配置控制器、码型发生器向测试FPGA和待测FPGA芯片提供时钟信号、下载测试向量并输出测试bits、待测FPGA芯片下载测试bits进行测试、测试结果与测试信息进行关联并存储；本发明专利技术实现对FPGA配置电路CFG性能的全方面、高性能测试，且集成度高，灵活性高，使用方便，通过减少人工测试的干预，减少手动切换和操作的时间，大幅度提高FPGA芯片配置电路CFG的测试效率。

A Test System and Method for CFG of FPGA Configuration Circuit

The invention discloses a test system and test method for CFG of the configuration circuit of FPGA. The test system includes central processing module, switch, programmable digital power supply, code generator and CFG test PCB. The CFG test PCB is equipped with a test fixture group of FPGA, a JTAG download module, a test FPGA, a configuration chip, a reference clock interface and a power interface. The test FPGA chip is installed in the test fixture of the FPGA. Within the group, the test methods in turn include selecting configuration controller and code generator to provide clock signals to test FPGA and to test FPGA chips, downloading test vectors and outputting test bits, downloading test bits to test FPGA chips, correlating test results with test information and storing them; the invention realizes all-sided and high-performance test of CFG performance of the configuration circuit of FPGA, and integrates them. High degree, high flexibility, easy to use, by reducing manual test intervention, reduce manual switching and operation time, greatly improve the efficiency of CFG test of the chip configuration circuit of FPGA.

【技术实现步骤摘要】
一种FPGA配置电路CFG的测试系统和测试方法
本专利技术涉及FPGA测试治具
，尤其涉及一种FPGA配置电路CFG的测试系统和测试方法。
技术介绍
FPGA配置电路CFG，实现了对FPGA内部模块电路的配置，使得FPGA内部标准模块可以按照用户设计进行工作，配置电路CFG一方面要完成从PC上把bit文件下载到FPGA或存储器的任务，另一方面则要完成FPGA上电启动时加载配置数据的任务，因此，FPGA的配置电路是FPGA芯片设计的关键所在。FPGA芯片中最先启动的数字电路就是配置电路CFG，只有配置电路CFG正常的工作，才能保证FPGA芯片的正常运转。FPGA配置可工作于多种方式下，如JTAG配置、主并配置、从并配置、主串配置、从串配置等多种方式。当FPGA工作在并行方式配置时候，其宽度可以设置，故配置电路CFG的测试必须全面覆盖这些功能和性能。为保证FPGA芯片的功能性，FPGA芯片流片回来后需对其进行性能和功能的全覆盖测试。芯片的测试是FPGA芯片设计、生产中相当重要的环节，目前，芯片的测试往往有多种方案，例如搭建电路板使用各种测试仪器进行测试，使用专业的自动测试仪ATE进行测试，或者利用第三方FPGA与待测试FPGA芯片连接，灌注测试向量进行测试，或者在各种不同的应用环境中进行应用测试等各种不同的手段。通常批量FPGA片内电路测试都采用ATE方式进行测试，如：CFG、CLB、BRAM、DSP、IO等模块电路，这也是目前业界量产测试所采用的一种常规测试方法，但这种测试通常所需测试机台费用昂贵，而且上述测试也多是功能性测试，这种测试方式适用于成熟量产的FPGA芯片测试。在FPGA的MPW阶段、初样设计调试跟踪阶段则、后期样片性能抽测阶段使用这种方式则存在调试和设计上的不方便，不方便使用各种专用测试仪器对CFG模块电路的性能进行跟踪测试。
技术实现思路
本专利技术的目的是提供一种FPGA配置电路CFG的测试系统和测试方法，能够实现对FPGA配置电路CFG性能的全方面、高性能测试，且集成度高，灵活性高，使用方便，通过减少人工测试的干预，减少手动切换和操作的时间，大幅度提高FPGA芯片配置电路CFG的测试效率。本专利技术采用的技术方案为：一种FPGA配置电路CFG的测试系统，包括中央处理模块、交换机、程控数字电源、码型发生器和CFG测试PCB，中央处理模块第一通讯端连接交换机第一通讯端，交换机第二通讯端连接CFG测试PCB，交换机第三通讯端连接码型发生器，码型发生器输出端连接CFG测试PCB，交换机第四通讯端连接数字程控电源，数字程控电源为CFG测试PCB供电,中央处理模块第二通讯端连接CFG测试PCB；所述CFG测试PCB上设有FPGA测试夹具组、JTAG下载模块、测试FPGA、配置芯片、参考时钟接口和电源接口，待测FPGA芯片设置在FPGA测试夹具组内；测试FPGA下载输入端通过JTAG下载模块连接中央处理模块输出端，测试PCB测试结果输出端连接中央处理模块输入端，测试FPGA第一通讯端连接FPGA测试夹具组内的待测FPGA芯片，测试FPGA第二通讯端连接配置芯片；所述码型发生器分别向测试FPGA和待测FPGA芯片发送参考时钟信号，所述数字程控电源分别向测试FPGA和待测FPGA芯片供电。进一步地，所述测试FPGA包括以太网接口模块、解帧/成帧模块、数据解析模块、控制器配置模块、测试时长配置模块和记录模块，数据解析模块第一通讯端依次通过解帧/成帧模块和过以太网接口模块连接中央处理模块，数据解析模块第二通讯端连接控制器配置模块，数据解析模块第三通讯端连接测试时长配置模块，数据解析模块第四通讯端连接记录模块。进一步地，所述控制器配置模块包括JTAG配置控制器、主并配置控制器、从并配置控制器、从串配置控制器和主串配置控制器。进一步地，所述FPGA测试夹具组数量至少为一个，多个FPGA测试夹具组搭载不同的待测FPGA并行连接在测试FPGA上。本专利技术还公开了一种FPGA配置电路CFG的测试方法，包括以下步骤：A、系统初始化；中央处理模块自身初始化，并发送查询命令检测各测试仪器的初始化状态，从而完成整个系统的初始化过程；B、根据测试项目选定控制器配置模块的一个配置控制器，对选定的配置控制器进行初始化并启动；C、中央处理模块发送控制命令，控制码型发生器根据测试需求产生不同速率的时钟信号作为配置电路时钟，该时钟同时提供给测试FPGA和待测FPGA芯片；D、测试FPGA从中央处理模块下载测试向量并根据选定的配置控制器类型输出对应的测试bits；E、待测FPGA芯片下载步骤D输出的测试bits进行测试，并发送测试反馈信号至中央处理模块；F、将测试结果与测试信息进行关联并存储；测试信息包括待测FPGA芯片型号、测试起止时间和测试项目信息。进一步地，所述步骤D具体包括：d1：测试向量数据在以太网接口模块中进行网络数据的MAC层数据解析；d2：经过步骤d1解析后的数据进行以太网数据的成帧和解析；d3：经过步骤d2解析后的数据在数据解析模块中进行数据及控制命令的分析后，生成测试bits并输出。本专利技术具有以下有益效果：（1）通过使用码型发生器作为时钟源，数字程控电源作为配置电路CFG进行配置时候的可控电源，CFG测试PCB硬件平台，在中央处理模块中实现对测试仪器的远程控制，实现如配置频率扫描、工作电压范围扫描等项目的测试；通过下载不同的测试向量到测试FPGA中，在测试FPGA内部实现各种不同的配置方式，进而对待测FPGA芯片进行全面的配置和测试；中央处理模块能够实现更为全面的参数的测试和记录，并将测试记录和集中输出，从而实现对配置电路CFG的功能、性能参数的全覆盖测试；通过减少人工测试的干预，减少手动切换，操作的时间，大幅度提高待测FPGA芯片中配置电路CFG的测试效率；（2）通过同一个测试FPGA连接多个FPGA测试夹具组，实现同时搭载多个待测FPGA进行测试，使系统具有高度可扩展性，并能够通过搭积木的方式，实现集成系统，进而并行的实现对多块FPGA芯片CFG电路的功能、性能参数测试和记录。附图说明图1为本专利技术中测试系统的结构框图；图2为图1中测试FPGA的结构框图；图3为本专利技术中测试方法的流程图。具体实施方式如图1所示，本专利技术包括一种FPGA配置电路CFG的测试系统和测试方法。测试系统包括中央处理模块、交换机、程控数字电源、码型发生器和CFG测试PCB，中央处理模块第一通讯端连接交换机第一通讯端，交换机第二通讯端连接CFG测试PCB，交换机第三通讯端连接码型发生器，码型发生器输出端连接CFG测试PCB，交换机第四通讯端连接数字程控电源，数字程控电源为CFG测试PCB供电,中央处理模块第二通讯端连接CFG测试PCB；所述CFG测试PCB上设有FPGA测试夹具组、JTAG下载模块、测试FPGA、配置芯片、参考时钟接口和电源接口，待测FPGA芯片设置在FPGA测试夹具组内；测试FPGA下载输入端通过JTAG下载模块连接中央处理模块输出端，测试PCB测试结果输出端连接中央处理模块输入端，测试FPGA第一通讯端连接FPGA测试夹具组内的待测FPGA芯片，测试FPGA第二通讯端连接配置芯片；所述码型发生器分别向测试FPGA和待测FPG本文档来自技高网...

【技术保护点】
1.一种FPGA配置电路CFG的测试系统，其特征在于：包括中央处理模块、交换机、程控数字电源、码型发生器和CFG测试PCB，中央处理模块第一通讯端连接交换机第一通讯端，交换机第二通讯端连接CFG测试PCB，交换机第三通讯端连接码型发生器，码型发生器输出端连接CFG测试PCB，交换机第四通讯端连接数字程控电源，数字程控电源为CFG测试PCB供电,中央处理模块第二通讯端连接CFG测试PCB；所述CFG测试PCB上设有FPGA测试夹具组、JTAG下载模块、测试FPGA、配置芯片、参考时钟接口和电源接口，待测FPGA芯片设置在FPGA测试夹具组内；测试FPGA下载输入端通过JTAG下载模块连接中央处理模块输出端，测试PCB测试结果输出端连接中央处理模块输入端，测试FPGA第一通讯端连接FPGA测试夹具组内的待测FPGA芯片，测试FPGA第二通讯端连接配置芯片；所述码型发生器分别向测试FPGA和待测FPGA芯片发送参考时钟信号，所述数字程控电源分别向测试FPGA和待测FPGA芯片供电。

【技术特征摘要】
1.一种FPGA配置电路CFG的测试系统，其特征在于：包括中央处理模块、交换机、程控数字电源、码型发生器和CFG测试PCB，中央处理模块第一通讯端连接交换机第一通讯端，交换机第二通讯端连接CFG测试PCB，交换机第三通讯端连接码型发生器，码型发生器输出端连接CFG测试PCB，交换机第四通讯端连接数字程控电源，数字程控电源为CFG测试PCB供电,中央处理模块第二通讯端连接CFG测试PCB；所述CFG测试PCB上设有FPGA测试夹具组、JTAG下载模块、测试FPGA、配置芯片、参考时钟接口和电源接口，待测FPGA芯片设置在FPGA测试夹具组内；测试FPGA下载输入端通过JTAG下载模块连接中央处理模块输出端，测试PCB测试结果输出端连接中央处理模块输入端，测试FPGA第一通讯端连接FPGA测试夹具组内的待测FPGA芯片，测试FPGA第二通讯端连接配置芯片；所述码型发生器分别向测试FPGA和待测FPGA芯片发送参考时钟信号，所述数字程控电源分别向测试FPGA和待测FPGA芯片供电。2.根据权利要求1所述的FPGA配置电路CFG的测试系统，其特征在于：所述测试FPGA包括以太网接口模块、解帧/成帧模块、数据解析模块、控制器配置模块、测试时长配置模块和记录模块，数据解析模块第一通讯端依次通过解帧/成帧模块和过以太网接口模块连接中央处理模块，数据解析模块第二通讯端连接控制器配置模块，数据解析模块第三通讯端连接测试时长配置模块，数据解析模块第四通讯端连接记录模块。3.根据权利要求2所述的FPGA配置电路CFG的测试系统，其特征在于...

【专利技术属性】
技术研发人员：段爱霞，段美霞，黄永志，江勇，白娟，段艳玲，杨阳蕊，
申请(专利权)人：华北水利水电大学，
类型：发明
国别省市：河南,41