芯片堆叠防止装置及芯片测试系统制造方法及图纸

本实用新型专利技术涉及芯片堆叠防止装置及芯片测试系统。该芯片堆叠防止装置包括：芯片加载传感器，设置在芯片拾取装置处，用于感测芯片拾取装置是否要向芯片传送装置加载第二芯片；芯片存在传感器，设置在与芯片传送装置的芯片加载位置对应的位置处，用于感测芯片传送装置的芯片加载位置处是否存在第一芯片；以及信号处理器，与芯片加载传感器和芯片存在传感器电连接，用于接收芯片加载感测信号和芯片存在感测信号，并且在芯片加载感测信号表示要加载第二芯片以及芯片存在感测信号表示芯片传送装置的芯片加载位置处存在第一芯片时，生成用于使得芯片拾取装置工作停止的控制信号。本实用新型专利技术能够及时预防芯片检查过程中芯片堆叠的发生。

Chip stack prevention device and chip test system

The utility model relates to a chip stacking prevention device and a chip testing system. The chip stack prevention device includes: a chip loading sensor is arranged at the chip pickup device to sense whether the chip pickup device is to load a second chip to the chip transmission device; a chip has a sensor, which is set at the position corresponding to the chip loading position of the chip transmission device, and a chip loading position used to sense whether there is a first chip at the chip loading position of the chip transmission device. The signal processor is electrically connected with the chip loading sensor and the chip, which is used to receive the chip loading sensing signal and the chip having the sensing signal, and generates a chip picking-up device when the chip loading sensing signal indicates that the second chip is to be loaded and the chip having the sensing signal indicating that the chip loading position of the chip transmitting device has the first chip. Set the stop control signal. The utility model can prevent chip stacking in the process of chip inspection in time.

【技术实现步骤摘要】
芯片堆叠防止装置及芯片测试系统
本技术涉及半导体领域，具体地，涉及芯片堆叠防止装置及芯片测试系统。
技术介绍
芯片制造过程中需要对芯片进行各种性能测试。在芯片测试装置对芯片进行测试时，容易产生的典型故障模式之一为芯片堆叠，即两个或更多芯片被叠放。芯片堆叠可能引起焊球损伤，进而可能导致金属连接故障或元件与母板之间的不粘锡现象等问题。目前，上述问题主要是在完成整批次之后，通过单元计数/完整性检查和焊球检查等方式进行检查。但是在整批次完成之后检查时，大量封装已被损坏。因此，芯片堆叠成为了封装测试过程中良率(yield)损失的主要因素，然而现有技术不能及时预防芯片堆叠现象的发生。
技术实现思路
鉴于上述，本技术提供了一种芯片堆叠防止装置及芯片测试系统，该芯片堆叠防止装置和芯片测试系统能够及时预防芯片测试过程中芯片堆叠的发生。根据本技术的一个方面，提供了一种芯片堆叠防止装置，所述芯片堆叠防止装置包括：芯片加载传感器，设置在所述芯片拾取装置处，用于感测所述芯片拾取装置是否要向芯片测试系统中的芯片传送装置加载第二芯片；芯片存在传感器，设置在与所述芯片测试系统中的芯片传送装置的芯片加载位置对应的位置处，用于感测所述芯片加载位置处是否存在第一芯片；以及信号处理器，与所述芯片加载传感器和所述芯片存在传感器电连接，用于接收所述芯片加载传感器的芯片加载感测信号和所述芯片存在传感器的芯片存在感测信号，并且在所述芯片加载感测信号表示要加载所述第二芯片以及所述芯片存在感测信号表示所述芯片传送装置的芯片加载位置处存在所述第一芯片时，生成用于使得所述芯片拾取装置工作停止的控制信号。可选地，在一个示例中，所述芯片堆叠防止装置还可以包括：芯片存在传感器使能机构，与所述芯片加载传感器和所述芯片存在传感器电连接，用于在所述芯片加载传感器感测到要向所述芯片传送装置加载所述第二芯片时，使能所述芯片存在传感器进行芯片存在性感测。可选地，在一个示例中，所述信号处理器还可以用于在所述芯片加载感测信号表示要加载第二芯片以及所述芯片存在感测信号表示所述芯片传送装置的芯片加载位置处存在第一芯片时，生成芯片堆叠告警消息。可选地，在一个示例中，所述芯片堆叠告警消息可以包括下述告警消息中的至少一种：文本告警消息、图片告警信息、光学告警信息和音频告警信息。可选地，在一个示例中，所述芯片堆叠防止装置还可以包括通知单元，用于向用户通知所生成的芯片堆叠告警消息。可选地，在一个示例中，所述芯片存在传感器可以包括光电传感器，并且设置在所述芯片传送装置的芯片加载位置的下方。可选地，在一个示例中，所述芯片存在传感器的数量可以与所述芯片加载位置处所加载的芯片数量对应。根据本技术的另一方面，还提供一种芯片测试系统，包括：芯片测试装置，用于对待测试芯片进行测试；芯片传送装置，用于传送被加载到所述芯片传送装置的芯片加载位置处的待测试芯片以执行芯片测试；芯片拾取装置，用于从芯片输入装置中拾取待测试半导体芯片以加载到所述芯片传送装置的芯片加载位置处，或者从所述芯片传送装置中拾取已测试半导体芯片以放置到芯片输出装置中；以及如上所述的芯片堆叠防止装置。可选地，在一个示例中，所述芯片传送装置可以包括传送转盘，或者直线型、U型或环型传送带。利用本技术的装置和系统，通过芯片加载感测信号感测芯片拾取装置是否要加载第二芯片，并通过芯片存在信号感测芯片加载位置是否存在第一芯片，如果在芯片拾取装置要加载第二芯片时芯片加载位置存在第一芯片，则不允许芯片拾取装置执行芯片加载操作，由此能够及时避免两个或多个芯片在芯片加载位置发生芯片堆叠现象，从而本专利技术能够提高产品良率。利用本技术的装置和系统，如果芯片拾取装置要加载第二芯片时芯片加载位置存在第一芯片，则不允许芯片拾取装置执行芯片加载操作，由此能够及时避免两个或多个芯片在芯片加载位置发生芯片堆叠现象，从而能降低设备故障率，并且能提升测试设备的测试效率。利用本技术的装置和系统，如果芯片拾取装置要加载第二芯片时芯片加载位置存在第一芯片，则不允许芯片拾取装置执行芯片加载操作，由此提供了一种事前预防的控制方案，而不是事后检查。利用本技术的装置和系统，通过设置芯片存在传感器使能装置，并且利用芯片存在传感器使能装置来使得芯片存在传感器仅仅在芯片拾取装置将要加载第二芯片时进行存在性感测，从而能够节省芯片堆叠防止装置的能耗。利用本技术的装置和系统，通过通知单元向用户通知芯片堆叠告警消息，能够使用户及时获知已发生了芯片堆叠，从而能方便用户及时采取应对措施，避免设备长时间停止运转。附图说明通过参照下面的附图，可以实现对于本公开内容的本质和优点的进一步理解。在附图中，类似组件或特征可以具有相同的附图标记。附图是用来提供对本专利技术实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本技术的实施例，但并不构成对本技术的实施例的限制。在附图中：图1是根据本技术的一个实施例的芯片测试系统的结构框图；图2是根据本技术的另一实施例的芯片测试系统的示意图；图3是根据本技术的另一实施例的芯片堆叠防止装置的结构框图；图4是沿图2中AA线截取的剖面图；以及图5是根据本技术的一个实施例的芯片测试系统中，芯片存在传感器的排布方式的示例。附图标记说明10：芯片测试系统110：芯片拾取装置120：芯片传送装置121：传送转盘122：芯片载体123：壳体130：芯片测试装置140：芯片堆叠防止装置141：芯片加载传感器142：芯片存在传感器143：信号处理器144：芯片存在传感器使能机构150：芯片输入装置160：缓冲装置170：良品区180：废弃区具体实施方式以下将参考示例实施方式讨论本文描述的主题。应该理解，讨论这些实施方式只是为了使得本领域技术人员能够更好地理解从而实现本文描述的主题，并非是对权利要求书中所阐述的保护范围、适用性或者示例的限制。可以在不脱离本公开内容的保护范围的情况下，对所讨论的元素的功能和排列进行改变。各个示例可以根据需要，省略、替代或者添加各种过程或组件。另外，相对一些示例所描述的特征在其它例子中也可以进行组合。如本文中使用的，术语“包括”及其变型表示开放的术语，含义是“包括但不限于”。术语“基于”表示“至少部分地基于”。术语“一个实施例”和“一实施例”表示“至少一个实施例”。术语“另一个实施例”表示“至少一个其他实施例”。术语“第一”、“第二”等可以指代不同的或相同的对象。下面可以包括其他的定义，无论是明确的还是隐含的。除非上下文中明确地指明，否则一个术语的定义在整个说明书中是一致的。在本文中，术语“相连”是指两个组件之间直接机械连接、连通或电连接，或者通过中间组件来间接机械连接、连通或电连接。术语“电连接”是指两个组件之间可以进行电通信以进行数据/信息交换。同样，所述电连接可以指两个组件之间直接电连接，或者通过中间组件来间接电连接。所述电连接可以采用有线方式或无线方式来实现。现在结合附图来描述本技术的芯片堆叠防止装置及芯片测试系统的实施例。图1是根据本技术的一个实施例的芯片测试系统10的结构框图。如图1所示，该芯片测试系统10包括芯片拾取装置110、芯片传送装置120、芯片测试装置130本文档来自技高网...

【技术保护点】
1.一种芯片堆叠防止装置，其特征在于，所述芯片堆叠防止装置包括：芯片加载传感器，设置在芯片测试系统中的芯片拾取装置处，用于感测所述芯片拾取装置是否要向所述芯片传送装置加载第二芯片；芯片存在传感器，设置在与所述芯片测试系统中的芯片传送装置的芯片加载位置对应的位置处，用于感测所述芯片加载位置处是否存在第一芯片；以及信号处理器，与所述芯片加载传感器和所述芯片存在传感器电连接，用于接收所述芯片加载传感器的芯片加载感测信号和所述芯片存在传感器的芯片存在感测信号，并且在所述芯片加载感测信号表示要加载所述第二芯片以及所述芯片存在感测信号表示所述芯片传送装置的芯片加载位置处存在所述第一芯片时，生成用于使得所述芯片拾取装置工作停止的控制信号。

【技术特征摘要】
1.一种芯片堆叠防止装置，其特征在于，所述芯片堆叠防止装置包括：芯片加载传感器，设置在芯片测试系统中的芯片拾取装置处，用于感测所述芯片拾取装置是否要向所述芯片传送装置加载第二芯片；芯片存在传感器，设置在与所述芯片测试系统中的芯片传送装置的芯片加载位置对应的位置处，用于感测所述芯片加载位置处是否存在第一芯片；以及信号处理器，与所述芯片加载传感器和所述芯片存在传感器电连接，用于接收所述芯片加载传感器的芯片加载感测信号和所述芯片存在传感器的芯片存在感测信号，并且在所述芯片加载感测信号表示要加载所述第二芯片以及所述芯片存在感测信号表示所述芯片传送装置的芯片加载位置处存在所述第一芯片时，生成用于使得所述芯片拾取装置工作停止的控制信号。2.如权利要求1所述的芯片堆叠防止装置，其特征在于，所述芯片堆叠防止装置还包括：芯片存在传感器使能机构，与所述芯片加载传感器和所述芯片存在传感器电连接，用于在所述芯片加载传感器感测到要向所述芯片传送装置加载所述第二芯片时，使能所述芯片存在传感器进行芯片存在性感测。3.如权利要求1或2所述的芯片堆叠防止装置，其特征在于，所述信号处理器还用于在所述芯片加载感测信号表示要加载所述第二芯片以及所述芯片存在感测信号表示所述芯片传送装置的芯片加载位置处存在所述第...

【专利技术属性】
技术研发人员：张廷梁，
申请(专利权)人：英特尔产品成都有限公司，英特尔公司，
类型：新型
国别省市：四川,51