芯片内护城河结构制造技术

本实用新型专利技术提供一种芯片内护城河结构，该结构包括基板、扩散阻挡层、介电层、金属互连结构、钝化保护层、护城河凹槽结构及表面保护层，其中，护城河凹槽结构形成于芯片周边区域包括至少两个分立设置的槽环，槽环往下延伸至介电层中但未贯穿所述扩散阻挡层，表面保护层自下而上依次包括共形层及填充层，共形层还形成于槽环的侧壁和底部，填充层还填入槽环。本实用新型专利技术在芯片周边区域布置槽环，槽环环绕芯片主体区域，且槽环中填充有共形层及填充层，可以有效吸收或缓冲晶圆切割应力，从而阻断晶圆切割应力往芯片主体区域传递，并减少金属材料的使用，同时增加结构的稳定性。

In-chip moat structure

The utility model provides an in-chip moat structure, which comprises a substrate, a diffusion barrier layer, a dielectric layer, a metal interconnection structure, a passivation protection layer, a moat groove structure and a surface protection layer. The moat groove structure is formed in the peripheral area of the chip and comprises at least two separately arranged groove rings, which extend downward to the dielectric layer but do not penetrate the diffusion resistance. The surface protective layer consists of conformal layer and filling layer from bottom to top. The conformal layer is also formed on the side wall and bottom of the groove ring. The filling layer is also filled in the groove ring. The utility model arranges groove rings in the peripheral area of the chip, and the groove rings surround the main area of the chip, and the groove rings are filled with conformal layer and filling layer, which can effectively absorb or buffer the cutting stress of the wafer, thereby blocking the transmission of the cutting stress of the wafer to the main area of the chip, reducing the use of metal materials, and increasing the stability of the structure.

【技术实现步骤摘要】
芯片内护城河结构
本技术属于半导体集成电路领域，涉及一种芯片内护城河结构。
技术介绍
在半导体制程中，通常是将形成有集成电路的晶圆切割成一个个芯片(chip)，然后将这些芯片制作成功能不同的半导体封装结构。如图1所示，显示为晶圆的局部俯视图，晶圆中包含多个芯片101，相邻两芯片之间以切割道102(Scribeline，或称划片槽)相隔。每个芯片包括通过沉积、光刻、刻蚀、掺杂及热处理等工艺在基底上形成的器件结构、互连结构以及焊垫等。之后，沿切割道将晶圆切割为多个独立的芯片。在对晶圆进行切割时，会将机械应力施加于所述晶圆上，因此，容易在切割而成的芯片内造成裂痕。在现有技术中，为了防止半导体芯片受到切割工艺的损害，会在每一芯片的器件区与切割道之间形成包围芯片的保护环103(GuardRing)。如图2所示，显示为图1的A-A’向剖面图，可见，现有技术中的保护环自下而上依次包括接触栓104、第一金属环105、第一插塞106、第二金属环107、第二插塞108、第三金属环109及钝化保护层110，其中，接触栓及第一金属环周围被介质层111围绕，第一插塞、第二金属环、第二插塞及第三金属环周围被介质层112围绕，介质层111与介质层112之间具有一SiCN扩散阻挡层113，钝化保护层自下而上依次包括氧化物层1101、氮化硅层1102及聚酰亚胺层1103，接触栓及第一插塞的材质可采用W，第一金属环的材质可采用Cu，第二金属环、第二插塞及第三金属环的材质可采用铝。为了加强金属与介质之间的连接，各接触栓、插塞及第二、第三金属环与介质层之间还具有粘着层114。由于，现有的芯片保护环结构中包含多层金属层，制作工艺较为复杂，成本也较高，因此，如何提供一种新的防护结构，以降低工艺复杂度，并降低成本，同时提供良好的芯片防护效果，成为本领域技术人员亟待解决的一个重要技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种芯片内护城河结构，用于解决现有技术中芯片保护环结构制作工艺复杂、成本较高的问题。为实现上述目的及其他相关目的，本技术提供一种芯片内护城河结构，包括：基板，所述基板上定义有芯片主体区域及环绕所述芯片主体区域的芯片周边区域；扩散阻挡层，位于所述基板表面，所述基板内埋设有护城河环结构，位于所述芯片周边区域中且遮盖在所述扩散阻挡层之下；介电层，位于所述扩散阻挡层表面；金属互连结构，位于所述介电层中，所述金属互连结构的导电金属层位于所述芯片主体区域中；钝化保护层，位于所述介电层表面；护城河凹槽结构，形成于所述芯片周边区域并且对准于所述护城河环结构，所述护城河凹槽结构包括至少两个分立设置的槽环，所述槽环往下延伸至所述介电层中，但未贯穿所述扩散阻挡层；表面保护层，位于所述钝化保护层上，所述表面保护层自下而上依次包括共形层及填充层，所述共形层还形成于所述槽环的侧壁和底部，所述填充层还填入所述槽环。可选地，所述填充层包括聚合物层，所述共形层包括碳层。可选地，所述钝化保护层自下而上依次包括二氧化硅层及氮化硅层。可选地，所述填充层位于所述槽环中的部分具有气隙。可选地，所述钝化保护层包括二氧化硅层，所述共形层包括氮化硅层，所述填充层包括二氧化硅层，所述芯片内护城河结构更包括聚合物层，位于所述填充层上。可选地，所述护城河环结构包括至少两个分立设置的第一金属环及多个第一导电插塞，所述扩散阻挡层覆盖所述第一金属环，所述导电插塞连接于所述金属环下方，所述槽环纵向对准于所述第一金属环。可选地，所述介电层中具有上层扩散阻挡层，所述上层扩散阻挡层位于所述金属互连结构其中一层导电金属层的上方，以防止下方导电金属层的扩散，所述金属互连结构更包括对准在所述护城河环结构上至少两个分立设置的第二金属环及多个第二金属插塞于所述芯片周边区域的所述介电层中，所述第二金属环位于所述上层扩散阻挡层下方，所述第二金属插塞连接于所述第二金属环下方。可选地，所述槽环的底面相对位于所述扩散阻挡层的顶面上包括所述介电层的非贯穿表面。可选地，所述槽环贯穿所述介电层，且所述槽环的底面包括所述扩散阻挡层的露出表面。如上所述，本技术的芯片内护城河结构，具有以下有益效果：本技术的芯片内护城河结构在芯片周边区域布置槽环，槽环环绕芯片主体区域，且槽环中具有共形层及填充层，填充层可采用聚合物层，该聚合物层为柔性材质，可以有效吸收晶圆切割应力，从而阻断晶圆切割应力往芯片主体区域传递，防止芯片内裂痕的产生。填充层中还可具有气隙，利用气隙缓冲晶圆切割过程中的机械应力，从而阻断晶圆切割应力往芯片主体区域传递，可以有效防止芯片内裂痕的产生。由于槽环内采用非金属的共形层及填充层代替了常规的多层金属填充，可以减少金属材料的使用，不仅可以降低工艺复杂度，提升良率，还有利于降低生产成本，同时，共形层及填充层填充于槽环内还可以增加结构的稳定性。附图说明图1显示为现有技术中晶圆的局部俯视图。图2显示为图1的A-A’向剖面图。图3显示为本技术于实施例一中晶圆的局部俯视图。图4显示为图3的B-B’向剖面图。图5-图15显示为实施例一中芯片内护城河结构的制造方法各步骤所呈现的剖面结构示意图。图16显示为本技术的芯片内护城河结构于实施例二中所呈现的剖面结构图。图17显示为本技术的芯片内护城河结构于实施例三中所呈现的剖面结构图。图18显示为本技术的芯片内护城河结构于实施例四中所呈现的剖面结构图。图19显示为本技术的芯片内护城河结构于实施例五中所呈现的剖面结构图。图20显示为本技术的芯片内护城河结构于实施例六中所呈现的剖面结构图。图21显示为本技术于实施例七中晶圆的局部俯视图。图22显示为图3的B-B’向剖面图。图23-图34显示为实施例七中芯片内护城河结构的制造方法各步骤所呈现的剖面结构示意图。图35显示为本技术的芯片内护城河结构于实施例八中所呈现的剖面结构图。图36显示为本技术的芯片内护城河结构于实施例九中所呈现的剖面结构图。图37显示为本技术的芯片内护城河结构于实施例十中所呈现的剖面结构图。图38显示为本技术的芯片内护城河结构于实施例十一中所呈现的剖面结构图。图39显示为本技术的芯片内护城河结构于实施例十二中所呈现的剖面结构图。元件标号说明101芯片102切割道103保护环104接触栓105第一金属环106第一插塞107第二金属环108第二插塞109第三金属环110钝化保护层1101氧化物层1102氮化硅层1103聚酰亚胺层111,112介质层113SiCN扩散阻挡层114粘着层200切割道I芯片主体区域II芯片周边区域201基板202底导电金属层203底导电插塞204粘着层205第一金属环206第一导电插塞207粘着层208扩散阻挡层209介电层209a第一介电层209b第二介电层210金属互连结构210a、210b导电金属层210c导电柱210c’导电柱通孔210d底层导电柱211接合焊垫212钝化保护层212a氧化物层212b氮化硅层213填充层214槽环215开孔216上层扩散阻挡层217第二金属环218第二金属插塞219光刻胶层219a第一光刻胶层开口219b第二光刻胶层开口220共形层W槽环的宽度H槽环的高度D槽环本文档来自技高网...

【技术保护点】
1.一种芯片内护城河结构，其特征在于，包括：基板，所述基板上定义有芯片主体区域及环绕所述芯片主体区域的芯片周边区域；扩散阻挡层，位于所述基板表面，所述基板内埋设有护城河环结构，位于所述芯片周边区域中且遮盖在所述扩散阻挡层之下；介电层，位于所述扩散阻挡层表面；金属互连结构，位于所述介电层中，所述金属互连结构的导电金属层位于所述芯片主体区域中；钝化保护层，位于所述介电层表面；护城河凹槽结构，形成于所述芯片周边区域并且对准于所述护城河环结构，所述护城河凹槽结构包括至少两个分立设置的槽环，所述槽环往下延伸至所述介电层中，但未贯穿所述扩散阻挡层；表面保护层，位于所述钝化保护层上，所述表面保护层自下而上依次包括共形层及填充层，所述共形层还形成于所述槽环的侧壁和底部，所述填充层还填入所述槽环。

【技术特征摘要】
1.一种芯片内护城河结构，其特征在于，包括：基板，所述基板上定义有芯片主体区域及环绕所述芯片主体区域的芯片周边区域；扩散阻挡层，位于所述基板表面，所述基板内埋设有护城河环结构，位于所述芯片周边区域中且遮盖在所述扩散阻挡层之下；介电层，位于所述扩散阻挡层表面；金属互连结构，位于所述介电层中，所述金属互连结构的导电金属层位于所述芯片主体区域中；钝化保护层，位于所述介电层表面；护城河凹槽结构，形成于所述芯片周边区域并且对准于所述护城河环结构，所述护城河凹槽结构包括至少两个分立设置的槽环，所述槽环往下延伸至所述介电层中，但未贯穿所述扩散阻挡层；表面保护层，位于所述钝化保护层上，所述表面保护层自下而上依次包括共形层及填充层，所述共形层还形成于所述槽环的侧壁和底部，所述填充层还填入所述槽环。2.根据权利要求1所述的芯片内护城河结构，其特征在于：所述填充层包括聚合物层，所述共形层包括碳层。3.根据权利要求1所述的芯片内护城河结构，其特征在于：所述钝化保护层自下而上依次包括二氧化硅层及氮化硅层。4.根据权利要求1所述的芯片内护城河结构，其特征在于：所述填充层位于所述槽环中的部分具有气隙。5.根据权利要求1所述的芯片内护城河结构，其...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34