锗硅源漏极的制备方法技术

本发明专利技术公开了一种锗硅源漏极及制备方法，包括如下步骤：步骤1、提供一半导体基体，在所述半导体基体上制备好栅极及掩膜层；步骤2、图案化蚀刻所述半导体基体形成向内凹的结构；步骤3、在低选择性条件下，在所述向内凹的结构内生长锗硅种子层和主体层；步骤4、在高温下通过蚀刻去除掩膜层上的颗粒缺陷；步骤5、在所述主体层上生长盖帽层。本发明专利技术能够有效提高锗硅工艺的生长速率。

【技术实现步骤摘要】
锗硅源漏极的制备方法
本专利技术涉及半导体器件制造领域，特别是涉及一种锗硅源漏极的制备方法。
技术介绍
随着集成电路的发展，场效应晶体管尺寸越来越小，半导体制造中引入了应力技术来改变沟道中的晶格结构，从而提高沟道中的载流子的迁移率；从现有的研究来看在沟道上施加拉应力能提高电子的迁移率，而施加压应力则能提高空穴的迁移率。嵌入式SiGe(锗硅)技术被广泛应用以提高PMOS(P沟道金属氧化物半导体场效应)晶体管的性能，嵌入式SiGe技术通过在PMOS晶体管源区和漏区嵌入SiGe材料，能够向沟道区施加压应力，使得PMOS晶体管的性能得到显著的提升。在现有嵌入式锗硅工艺中，由于现有工艺中为防止介质层上生成颗粒缺陷，种子层与主体层的生长都有较高的选择性，使得整个工艺时间较长，机台的产能较低。
技术实现思路
本专利技术要解决的技术问题是提供一种锗硅源漏极的制备方法，能够有效提高锗硅工艺的生长速率,提高机台产能。为解决上述技术问题，本专利技术的锗硅源漏极的制备方法，包括如下步骤：步骤1、提供一半导体基体，在所述半导体基体上制备好栅极及掩膜层；步骤2、图案化蚀刻所述半导体基体形成向内凹的结构；所述向内凹的结构为Σ型结构；步骤3、在低选择性条件下，在所述向内凹的结构内生长锗硅种子层和主体层；其中，步骤4、在高温下通过蚀刻去除掩膜层上的颗粒缺陷；步骤5、在所述主体层上生长盖帽层。采用本方法能够有效提高锗硅工艺的生长速率，提升机台的产能。现有工艺产能每个腔体，每小时跑1.5～2片产品，采用新的工艺后，每个腔体，每小时跑>3片,改善显著。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是制备栅极和掩模层示意图；图2是刻蚀半导体基体形成向内凹的结构示意图；图3是生长锗硅种子层和主体层示意图；图4是去除颗粒缺陷示意图；图5是生长盖帽层示意图；图6是所述锗硅源漏极的制备方法流程示意图。具体实施方式结合图6所示，所述锗硅源漏极的制备方法，在下面的实施例中，是采用如下方法实现的：步骤1、参见图1，提供一半导体基体1，在所述半导体基体1上制备好栅极3及掩膜层2。步骤2、参见图2，图案化蚀刻所述半导体基体1，在该半导体基体1的上端形成向内凹的结构。所述向内凹的结构为Σ型结构。步骤3、参见图3，在低选择性条件下，在所述Σ型结构内生长锗硅种子层和主体层5。在低选择性条件下生长锗硅种子层和主体层5时，会在掩膜层2的表面生长一些颗粒缺陷7。步骤4、参见图4，在盖帽层生长前，在高温下通过蚀刻去除掩模层2上的颗粒缺陷7。步骤5、参见图5，在所述主体层上生长盖帽层6。以上通过具体实施方式对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种锗硅源漏极及制备方法，包括如下步骤：步骤1、提供一半导体基体，在所述半导体基体上制备好栅极及掩膜层；步骤2、图案化蚀刻所述半导体基体形成向内凹的结构；步骤3、在低选择性条件下，在所述向内凹的结构内生长锗硅种子层和主体层；其特征在于，还包括：步骤4、在高温下通过蚀刻去除掩膜层上的颗粒缺陷；步骤5、在所述主体层上生长盖帽层。

【技术特征摘要】
1.一种锗硅源漏极及制备方法，包括如下步骤：步骤1、提供一半导体基体，在所述半导体基体上制备好栅极及掩膜层；步骤2、图案化蚀刻所述半导体基体形成向内凹的结构；步骤3、在低选择性条件下，在所述向内凹的...

【专利技术属性】
技术研发人员：黄秋铭，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31