用于存储器的冗余阵列列解码器制造技术

本发明专利技术描述用于存储器阵列中的冗余的方法、系统及设备。存储器阵列可包含相对于所述阵列的其它存储器单元的一些冗余存储器单元。如果发现另一存储器单元在某种程度上存在缺陷，就可使用此类冗余存储器单元；例如，在制造所述阵列之后且在部署之前，可识别影响特定存储器单元的所述阵列的部分中的缺陷。可将存储器单元指定为所述阵列的众多其它存储器单元的冗余单元，使得所述阵列中的冗余单元的总数目在所述阵列的总单元数目中的分率相对较小。切换组件的配置可允许以支持众多其它单元的冗余的方式操作冗余单元且可在存取冗余单元时限制对邻近单元的干扰。

Redundant Array Column Decoder for Memory

The present invention describes methods, systems and devices for redundancy in memory arrays. A memory array may comprise some redundant memory units relative to other memory units of the array. If another memory unit is found to be defective to some extent, such redundant memory units can be used; for example, defects in the parts of the array that affect a particular memory unit can be identified after the array is manufactured and before deployment. Memory units may be designated as redundant units of many other memory units of the array, so that the total number of redundant units in the array has a relatively small fraction in the total number of units of the array. The configuration of switching components allows the operation of redundant units in a way that supports the redundancy of many other units and limits interference to adjacent units when accessing redundant units.

【技术实现步骤摘要】
【国外来华专利技术】用于存储器的冗余阵列列解码器交叉参考本专利申请案主张由维梅尔卡蒂(Vimercati)等人在2016年9月7日申请、转让给其受让人的标题为“用于存储器的冗余阵列列解码器(RedundancyArrayColumnDecoderforMemory)”的第15/258,852号美国专利申请案的优先权。
技术介绍
本专利技术大体上涉及存储器装置，且更明确来说，本专利技术涉及用于非易失性存储器(例如铁电存储器)的冗余阵列列解码器。存储器装置广泛用于存储例如计算机、无线通信装置、相机、数字显示器及其类似物的各种电子装置中的信息。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有通常由逻辑“1”或逻辑“f0”表示的两种状态。在其它系统中，可存储两种以上状态。为存取存储信息，电子装置可读取或感测存储器装置中的存储状态。为存储信息，电子装置可写入或编程存储器装置中的状态。存在各种类型的存储器装置，其包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器及其本文档来自技高网...

【技术保护点】
1.一种设备，其包括：存储器阵列的第一部分，其包含第一数目个存储器单元；所述存储器阵列的第二部分，其包含第二数目个存储器单元，其中所述第一数目是所述第二数目的偶数整数倍；一组分流控制线，其与所述存储器阵列的所述第一部分的所述存储器单元及所述存储器阵列的所述第二部分的至少一个存储器单元电子连通；第一组开关组件，其与所述分流控制线耦合且与所述存储器阵列的所述第一部分相关联；及第二组开关组件，其与所述分流控制线耦合且与所述存储器阵列的所述第二部分相关联，其中所述第二组开关组件相对于所述存储器阵列的所述第二部分的所述存储器单元的配置是至少部分基于所述第一组开关组件相对于所述存储器阵列的所述第一部分的所...

【技术特征摘要】
【国外来华专利技术】2016.09.07 US 15/258,8521.一种设备，其包括：存储器阵列的第一部分，其包含第一数目个存储器单元；所述存储器阵列的第二部分，其包含第二数目个存储器单元，其中所述第一数目是所述第二数目的偶数整数倍；一组分流控制线，其与所述存储器阵列的所述第一部分的所述存储器单元及所述存储器阵列的所述第二部分的至少一个存储器单元电子连通；第一组开关组件，其与所述分流控制线耦合且与所述存储器阵列的所述第一部分相关联；及第二组开关组件，其与所述分流控制线耦合且与所述存储器阵列的所述第二部分相关联，其中所述第二组开关组件相对于所述存储器阵列的所述第二部分的所述存储器单元的配置是至少部分基于所述第一组开关组件相对于所述存储器阵列的所述第一部分的所述存储器单元的配置。2.根据权利要求1所述的设备，其中所述第一组开关组件相对于所述存储器阵列的所述第一部分的所述存储器单元的所述配置是至少部分基于所述存储器阵列的所述第一部分的所述存储器单元的循环移位。3.根据权利要求1所述的设备，其中所述第二组开关组件包括：开关组件的第一子集；开关组件的第二子集。4.根据权利要求3所述的设备，其中开关组件的所述第一子集将所述存储器阵列的所述第二部分的所述存储器单元耦合到接地或虚拟接地。5.根据权利要求3所述的设备，其中开关组件的所述第二子集将所述存储器阵列的所述第二部分中的每一存储器单元耦合到感测放大器。6.根据权利要求3所述的设备，其中：开关组件的所述第一子集相对于所述存储器阵列的所述第二部分的所述存储器单元的配置是至少部分基于所述第一组开关组件相对于所述存储器阵列的所述第一部分的所述存储器单元的所述配置；开关组件的所述第二子集相对于所述存储器阵列的所述第二部分的所述存储器单元的配置是至少部分基于所述第一组开关组件相对于所述存储器阵列的所述第一部分的所述存储器单元的所述配置；及开关组件的所述第一子集的所述配置不同于开关组件的所述第二子集的所述配置。7.根据权利要求6所述的设备，其中开关组件的所述第一子集的所述配置及开关组件的所述第二子集的所述配置是至少部分基于耦合到单个分流控制线的所述存储器阵列的所述第一部分的存储器单元子集。8.根据权利要求7所述的设备，其中：所述存储器阵列的所述第二部分的第一存储器单元与所述存储器阵列的所述第一部分的所述存储器单元子集相关联；及开关组件的所述第一子集的至少一个开关组件经定位于所述单个分流控制线上且与所述存储器阵列的所述第二部分的所述第一存储器单元电子连通。9.根据权利要求7所述的设备，其中：所述存储器阵列的所述第二部分的第二存储器单元与所述存储器阵列的所述第一部分的所述存储器单元子集中的任何存储器单元不相关联；及开关组件的所述第二子集的至少一个开关组件经定位于所述单个分流控制线上且与所述存储器阵列的所述第二部分的所述第二存储器单元电子连通。10.根据权利要求1所述的设备，其进一步包括：一组存取线，其与所述存储器阵列的所述第一部分电子连通且与所述存储器阵列的所述第二部分隔离。11.根据权利要求1所述的设备，其进一步包括：所述存储器阵列的第三部分，其包含所述第一数目个存储器单元；及第三组开关组件，其与所述分流控制线耦合且与所述存储器阵列的所述第三部分相关联，其中所述第三组开关组件相对于所述存储器阵列的所述第三部分的所述存储器单元的配置是至少部分基于所述第一组开关组件相对于所述存储器阵列的所述第一部分的所述存储器单元的所述配置。12.根据权利要求1所述的设备，其中对于所述存储器阵列的所述第一部分的至少一个存储器单元来说，所述存储器阵列的所述第二部分的所述至少一个存储器单元是冗余的。13.根据权利要求12所述的设备，其中对于所述存储...

【专利技术属性】
技术研发人员：D·维梅尔卡蒂，郭欣伟，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US