沟槽的制造方法及浅沟槽隔离结构的制造方法技术

本发明专利技术提供一种沟槽的制造方法及浅沟槽隔离结构的制造方法，在同一反应腔内，先在半导体衬底中形成第一沟槽，然后多次循环执行第一反应离子刻蚀工艺，以垂直向下加深第一沟槽的深度，且第一反应离子刻蚀工艺的第一沉积步骤中采用以生成聚合物为主的刻蚀气体，第一反应离子刻蚀工艺的第一刻蚀步骤采用以衬底的非等向性刻蚀为主的刻蚀气体；接下来多次循环执行第二反应离子刻蚀工艺，第二反应离子刻蚀工艺包括依次被执行的第二沉积步骤和第二刻蚀步骤，第二刻蚀步骤中的刻蚀气体改成以衬底的等向性刻蚀为主的刻蚀气体，从而可以在第一沟槽的底部形成球形沟槽，同时保持了第一沟槽的形貌和关键尺寸。

Manufacturing Method of Groove and Manufacturing Method of Shallow Groove Isolation Structure

The invention provides a groove manufacturing method and a shallow groove isolation structure manufacturing method. In the same reaction chamber, the first groove is formed in the semiconductor substrate, and then the first reactive ion etching process is performed repeatedly to deepen the depth of the first groove vertically downward, and the first deposition step of the first reactive ion etching process adopts polymer-based etching. Etching gas, the first etching step of the first reactive ion etching process uses the non-isotropic etching gas based on the substrate; then the second reactive ion etching process is repeated several times. The second reactive ion etching process consists of the second deposition step and the second etching step, in turn. The etching gas in the second etching step is changed to the isotropic etching of the substrate. The main etching gas can form a spherical groove at the bottom of the first groove, while maintaining the shape and key dimensions of the first groove.

【技术实现步骤摘要】
沟槽的制造方法及浅沟槽隔离结构的制造方法
本专利技术涉及集成电路制作
，尤其涉及一种沟槽的制造方法及浅沟槽隔离结构的制造方法。
技术介绍
浅沟槽隔离是0.18um～20nm逻辑半导体芯片进行器件电性隔离的常用技术，STI(ShallowTrenchIsolation)制造工艺一般过程是：先在半导体衬底上形成限定有源区的沟槽，再使用绝缘材料(一般是氧化硅)来填充该沟槽以形成浅沟槽隔离结构。随着半导体芯片世代的不断推进，芯片尺寸越来越小，浅沟槽隔离结构的尺寸也随之微缩，由此造成了浅沟槽隔离工艺难度与器件隔离效果之间的矛盾，该矛盾具体体现在：一方面要保持好的器件电性隔离效果，要求用于形成浅沟槽隔离结构的沟槽深度要足够，并且该沟槽的间隔从上到下都要一致(即沟槽要呈U形)，以保证在该沟槽中填充的绝缘材料厚度足够，由此才能实现好的器件隔离效果；另一方面，用于形成浅沟槽隔离结构的沟槽的宽度越来越小，在深度不变的情况下，标志着用于形成浅沟槽隔离结构的沟槽深宽比变得更大(以22nm逻辑芯片为例，STI的最小宽度在45nm左右，深度为320nm，深宽比达到7左右)，再加上U形形貌的要求，对沟槽刻蚀本文档来自技高网...

【技术保护点】
1.一种沟槽的制造方法，其特征在于，包括：提供一半导体衬底，所述半导体衬底上形成有硬掩膜层；在一反应腔内，刻蚀所述硬掩膜层和所述半导体衬底，以形成第一沟槽；在所述反应腔内，多次循环执行第一反应离子刻蚀工艺，以刻蚀所述第一沟槽底部的所述半导体衬底至一目标深度，所述第一反应离子刻蚀工艺包括依次被执行的第一沉积步骤和第一刻蚀步骤，所述第一沉积步骤采用以生成聚合物为主的刻蚀气体，所述第一刻蚀步骤采用以所述半导体衬底的非等向性刻蚀为主的刻蚀气体；以及，在所述反应腔内，多次循环执行第二反应离子刻蚀工艺，以刻蚀所述第一沟槽底部的所述半导体衬底，直至在所述第一沟槽底部形成一具有要求直径的球形沟槽，所述第二反应...

【技术特征摘要】
1.一种沟槽的制造方法，其特征在于，包括：提供一半导体衬底，所述半导体衬底上形成有硬掩膜层；在一反应腔内，刻蚀所述硬掩膜层和所述半导体衬底，以形成第一沟槽；在所述反应腔内，多次循环执行第一反应离子刻蚀工艺，以刻蚀所述第一沟槽底部的所述半导体衬底至一目标深度，所述第一反应离子刻蚀工艺包括依次被执行的第一沉积步骤和第一刻蚀步骤，所述第一沉积步骤采用以生成聚合物为主的刻蚀气体，所述第一刻蚀步骤采用以所述半导体衬底的非等向性刻蚀为主的刻蚀气体；以及，在所述反应腔内，多次循环执行第二反应离子刻蚀工艺，以刻蚀所述第一沟槽底部的所述半导体衬底，直至在所述第一沟槽底部形成一具有要求直径的球形沟槽，所述第二反应离子刻蚀工艺包括依次被执行的第二沉积步骤和第二刻蚀步骤，所述第二沉积步骤采用以生成聚合物为主的刻蚀气体，所述第二刻蚀步骤采用以所述半导体衬底的等向性刻蚀为主的刻蚀气体。2.如权利要求1所述的沟槽的制造方法，其特征在于，在刻蚀所述硬掩膜层之前，所述硬掩膜层上形成有用于限定所述第一沟槽的图案化光刻胶层；在刻蚀打开所述硬掩膜层之后，在所述反应腔内，采用灰化工艺去除所述图案化光刻胶层，并以所述硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成所述第一沟槽。3.如权利要求2所述的沟槽的制造方法，其特征在于，刻蚀打开所述硬掩膜层时，所述反应腔内的工艺参数包括：反应腔压力介于5mTorr～30mTorr，射频源功率介于400W～1000W，射频偏压功率介于600～1200W，刻蚀气体包括流速介于40sccm～80sccm的CF4、流速介于40sccm～80sccm的CHF3以及流速介于50sccm～200sccm的惰性气体；采用灰化工艺去除所述图案化光刻胶层时，所述反应腔内的工艺参数包括：反应腔压力介于30mTorr～60mTorr，射频源功率介于600W～1200W，射频偏压功率介于0～60W，灰化气体包括流速介于150sccm～400sccm的O2；刻蚀所述半导体衬底时，所述反应腔内的工艺参数包括：反应腔压力介于5mTorr～30mTorr，射频源功率介于300W～8000W，射频偏压功率介于200W～600W，刻蚀气体包括流速介于20sccm～60sccm的Cl2、流速介于20sccm～40sccm的HBr、流速介于10sccm～16sccm的O2以及流速介于60sccm～150sccm的N2。4.如权利要求1所述的沟槽的制造方法，其特征在于，所述硬掩膜层和所述半导体衬底之间还形成有垫氧化层，在所述反应腔内刻蚀所述半导体衬底之前，先在所述反应腔内刻蚀打开所述垫氧化层；在形成所述第一沟槽之后且在第一次执行所述第一反应离子刻蚀工艺之前，在所述反应腔内，采用气体冲洗工艺去除刻蚀残留物。5.如权利要求4所述的沟槽的制造方法，其特征在于，刻蚀打开所述垫氧化层时，所述反应腔内的工艺参数包括：反应腔压力介于5mTorr～30mTorr，射频源功率介于400W～1000W，射...

【专利技术属性】
技术研发人员：杨渝书，伍强，李艳丽，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：上海,31