具有浅沟槽隔离结构的半导体器件制造技术

本实用新型专利技术涉及半导体技术领域，提出一种具有浅沟槽隔离结构的半导体器件，该半导体器件包括衬底、缓冲层以及绝缘介质层；衬底上设置有至少一个沟槽；缓冲层设于沟槽的槽壁；绝缘介质层设于缓冲层的表面，并将沟槽填满。本实用新型专利技术的具有浅沟槽隔离结构的半导体器件热载流子很难跳到绝缘介质层，从而不会形成导电通道，可以改善半导体器件的漏电流；缓冲层设置在衬底和绝缘介质层之间，可以改善衬底和绝缘介质层之间应力。

Semiconductor Devices with Shallow Groove Isolation Structure

The utility model relates to the field of semiconductor technology, and proposes a semiconductor device with shallow groove isolation structure, which comprises a substrate, a buffer layer and an insulating dielectric layer; at least one groove is arranged on the substrate; a buffer layer is arranged on the groove wall; and an insulating dielectric layer is arranged on the surface of the buffer layer, and the groove is filled. The hot carriers of the semiconductor device with shallow groove isolation structure of the utility model are difficult to jump to the insulating dielectric layer, so that no conductive channel can be formed, and the leakage current of the semiconductor device can be improved; the stress between the substrate and the insulating dielectric layer can be improved by setting the buffer layer between the substrate and the insulating dielectric layer.

【技术实现步骤摘要】
具有浅沟槽隔离结构的半导体器件
本技术涉及半导体
，尤其涉及一种具有浅沟槽隔离结构的半导体器件。
技术介绍
浅沟槽隔离(ShallowTrenchIsolation，简称STI)工艺是常用的半导体器件隔离的工艺，通过浅沟槽隔离工艺可以隔离形成多个存储单元，且使多个存储单元能够独立的工作，不会受相邻存储单元的电压或电流变化的影响。由于现行动态随机存取存储器(DynamicRandomAccessMemory，简称DRAM)尺寸微缩，浅沟槽隔离层的宽度变得更小，跳到浅沟槽隔离层中的热载流子很容易形成导电通道，从而产生漏电流，影响半导体器件的电性能和产品良率。因此，有必要研究一种新的具有浅沟槽隔离结构的半导体器件。所述
技术介绍
部分公开的上述信息仅用于加强对本技术的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本技术的目的在于克服上述现有技术的容易形成导电通道的不足，提供一种不容易形成导电通道的具有浅沟槽隔离结构的半导体器件。本技术的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本技术的实践而习得。根据本公开的一个方面，提供一种具有浅沟槽隔离结构的半导体器件，包括：衬底，其上设置有至少一个沟槽；缓冲层，设于所述沟槽的槽壁；绝缘介质层，设于所述缓冲层的表面，并将所述沟槽填满。在本公开的一种示例性实施例中，所述缓冲层包括：第一缓冲薄层，设于所述沟槽的槽壁；第二缓冲薄层，设于所述第一缓冲薄层与所述绝缘介质层之间。在本公开的一种示例性实施例中，所述第一缓冲薄层的厚度大于等于5nm且小于等于30nm。在本公开的一种示例性实施例中，所述第二缓冲薄层的厚度大于等于10nm且小于等于100nm。在本公开的一种示例性实施例中，所述第一缓冲薄层为氧化硅、多晶硅、氮氧化硅中的一种或多种。在本公开的一种示例性实施例中，所述第二缓冲薄层为氧化硅、多晶硅、氮氧化硅中的一种或多种。在本公开的一种示例性实施例中，所述绝缘介质层为氮化硅、氮氧化硅中的一种或两种。在本公开的一种示例性实施例中，所述绝缘介质层的厚度大于等于10nm且小于等于200nm。由上述技术方案可知，本技术具备以下优点和积极效果中的至少之一：本技术的具有浅沟槽隔离结构的半导体器件，在衬底上设置有至少一个沟槽，在沟槽的槽壁设置有缓冲层，在缓冲层的表面设置有绝缘介质层，绝缘介质层将沟槽填满。一方面，热载流子很难跳到绝缘介质层，从而不会形成导电通道，可以改善半导体器件的漏电流；另一方面，缓冲层设置在衬底和绝缘介质层之间，可以改善衬底和绝缘介质层之间应力。附图说明通过参照附图详细描述其示例实施方式，本技术的上述和其它特征及优点将变得更加明显。图1是相关技术中在硅衬底上形成垫氧化硅层和垫氮化硅层的结构示意图；图2是在图1的基础上形成浅沟槽的结构示意图；图3是在图2的基础上形成二氧化硅的介电材料的结构示意图；图4是在图3的基础上去除多余的近二氧化硅的介电材料的结构示意图；图5是在图4的基础上将半导体器件研磨到硅表面的立体结构示意图；图6是相关技术中具有浅沟槽隔离结构的半导体器件的漏电流的示意图；图7是本技术具有浅沟槽隔离结构的半导体器件研磨到硅表面的立体结构示意图；图8是本技术具有浅沟槽隔离结构的半导体器件的制备方法的流程示意框图；图9是在衬底上形成垫氧化层、光掩膜层及图形化的结构示意图；图10是在图9的基础上形成沟槽的结构示意图；图11是在图10的基础上去除光掩膜层的结构示意图；图12是在图11的基础上形成多晶硅层的结构示意图；图13是在图12的基础上形成第一氧化硅层的结构示意图；图14是在图13的基础上形成第二氧化硅层的结构示意图；图15是在图14的基础上形成绝缘介质层的结构示意图；图16是本技术具有浅沟槽隔离结构的半导体器件的电子分布结构示意图。图中主要元件附图标记说明如下：1、硅衬底；2、垫氧化硅层；3、垫氮化硅层；4、浅沟槽；5、二氧化硅的介电材料；6、垫二氧化硅薄膜；7、多晶硅薄膜；8、碳薄膜；9、氮氧化硅薄膜；10、光刻胶；11、沟槽；121、多晶硅层；122、第一氧化硅层；123、第二氧化硅层；13、氮化硅层；14、源极；15、漏级。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本技术将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。参照图1～图5所示的相关技术中形成浅沟槽隔离结构的各个过程的结构示意图；目前，首先在硅衬底1上形成垫氧化硅层2，在垫氧化硅层2上形成垫氮化硅层3；然后通过光罩和刻蚀工艺形成浅沟槽4；再将含有介电材料的液态溶剂以旋转涂布的方法，均匀地涂布在晶圆表面，以填补上述形成的浅沟槽4，之后再经过热处理，去除溶剂，在晶圆表面上固化(Curing)后形成二氧化硅(SiO2)的介电材料5。高度集成的半导体MOS晶体管的热载流子通常具有高能量，热载流子很容易跳到由SiO2构成的浅沟槽隔离层中。跳到浅沟槽隔离层中的热载流子主要为负电荷，即电子。另外，参照图6所示的相关技术中热载流子形成导电通道的示意图。源极14和漏极15分别设置在二氧化硅的介电材料5的两侧。本技术提供了一种具有浅沟槽隔离结构的半导体器件，参照图7所示的本技术具有浅沟槽隔离结构的半导体器件的立体结构示意图；该半导体器件可以包括衬底、缓冲层以及绝缘介质层；衬底上设置有至少一个沟槽11；缓冲层设于沟槽11的槽壁；绝缘介质层设于缓冲层的表面，并将沟槽11填满。在本示例实施方式中，衬底可以为硅衬底1，衬底还可以是氮化硅、碳化硅等等。在本示例实施方式中，缓冲层可以包括第一缓冲薄层和第二缓冲薄层。第一缓冲薄层的厚度大于等于5nm且小于等于30nm。第二缓冲薄层的厚度大于等于10nm且小于等于100nm。第一缓冲薄层设置在沟槽11的槽壁，即第一缓冲薄层铺满沟槽11的槽壁，形成一个新的第一沟槽，第一沟槽的宽度比原沟槽11的宽度窄。在本示例实施方式中，第一缓冲薄层为多晶硅层121通过原位水汽生成工艺处理形成第二氧化硅层123，即先形成多晶硅层121，然后对多晶硅层121进行原位水汽生成工艺处理形成第二氧化硅层123。利用原位水汽生成工艺处理形成的第二氧化硅层123与硅衬底1以及第一氧化硅层122的界面缺陷较少，另外，原位水汽生成工艺处理过程的高温工艺可以减少硅衬底1的内应力。当然，第一缓冲薄层也可以为多晶硅或氮氧化硅，还可以是他们的混合物。第二缓冲薄层设置在第一缓冲薄层与绝缘介质层之间，即第二缓冲薄层设置在第一缓冲薄层形成的第一沟槽的槽壁，第二缓冲薄层又形成一个新的第二沟槽，第二沟槽的宽度比第一沟槽的宽度窄。在本示例实施方式中，第二缓冲薄层的材质为氧化硅。当然，第二缓冲薄层也可以为多晶硅或氮氧化硅，还可以是他们的混合物。在本示例实施方式中，绝缘介质层设置在第二缓冲薄层形成的第二沟槽内，并将第二沟槽填满。绝缘介质层可以为氮化硅层13，氮化硅层13的厚度大于等于10nm且小于等于本文档来自技高网...

【技术保护点】
1.一种具有浅沟槽隔离结构的半导体器件，其特征在于，包括：衬底，其上设置有至少一个沟槽；缓冲层，设于所述沟槽的槽壁；绝缘介质层，设于所述缓冲层的表面，并将所述沟槽填满。

【技术特征摘要】
1.一种具有浅沟槽隔离结构的半导体器件，其特征在于，包括：衬底，其上设置有至少一个沟槽；缓冲层，设于所述沟槽的槽壁；绝缘介质层，设于所述缓冲层的表面，并将所述沟槽填满。2.根据权利要求1所述的具有浅沟槽隔离结构的半导体器件，其特征在于，所述缓冲层包括：第一缓冲薄层，设于所述沟槽的槽壁；第二缓冲薄层，设于所述第一缓冲薄层与所述绝缘介质层之间。3.根据权利要求2所述的具有浅沟槽隔离结构的半导体器件，其特征在于，所述第一缓冲薄层的厚度大于等于5nm且小于等于30nm。4.根据权利要求2所述的具有浅沟槽隔离结构的半导体器件，其特征在于，...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34