非易失性存储器的数据改写方法以及半导体装置制造方法及图纸

本发明专利技术涉及非易失性存储器的数据改写方法以及半导体装置。目的在于提供能够缩短数据的改写时间的非易失性存储器的数据改写方法以及半导体装置。具有：数据写入步骤，接收写入用数据和表示写入目的地的块的逻辑地址，在写入目的地的块为数据写入完毕的情况下，将在多个块之中数据未写入的空闲块作为临时保管块，将写入用数据写入到临时保管块中；以及管理步骤，向写入目的地的块和临时保管块这每一对分配与该一对对应的索引号码，生成将索引号码与表示临时保管块在非易失性存储器内的位置的物理地址对应起来表示的管理表，在数据写入步骤中，从管理表取得向写入目的地的块分配的索引号码所对应的物理地址，将写入用数据写入到由物理地址表示的临时保管块中。

Data rewriting method of nonvolatile memory and semiconductor device

The invention relates to a data rewriting method of a non-volatile memory and a semiconductor device. The purpose is to provide a data rewriting method for non-volatile memory which can shorten the rewriting time of data and a semiconductor device. There are: a data writing step, which receives the logical address of the write-in data and the block representing the write-in destination, and when the block writing to the destination is completed, an idle block in which the data is not written is used as a temporary storage block, and the write-in data is written into the temporary storage block; and a management step, each of which is directed to the block writing to the destination and the temporary storage block. A pair of index numbers corresponding to the pair is allocated to generate a management table that corresponds the index number to the physical address representing the location of the temporary storage block in the non-volatile memory. In the data writing step, the physical address corresponding to the index number allocated to the block writing destination is obtained from the management table, and the writing data is written to the proximity represented by the physical address. In the storage block.

【技术实现步骤摘要】
非易失性存储器的数据改写方法以及半导体装置
本专利技术涉及存储器，特别是涉及进行写入到非易失性存储器中的数据的改写的数据改写方法、以及包含非易失性存储器的半导体装置。
技术介绍
作为非易失性的半导体存储器的NAND型闪速存储器（以下，称为NAND存储器）以页面为单位进行数据的写入和读出，以由多个页面构成的块为单位进行数据的擦除。在NAND存储器中，不能将数据覆盖到数据写入完毕的页面，因此，例如如以下那样进行数据的改写（例如，参照专利文献1）。即，首先，将写入用数据写入到未写入数据的空闲块中。接着，从由地址指定的写入目的地的块内读出未成为数据的改写对象的全部数据，将其如上述那样写入到写入了写入用数据的空闲块中。然后，将该块设定为能够从外部接入的块，并且，通过擦除上述的写入目的地的块的数据来确保空闲块。现有技术文献专利文献专利文献1：日本特开2009-134682号。专利技术要解决的课题像这样，在上述的数据写入方法中，以作为数据的擦除单位的块为单位进行了数据的改写。因此，当写入用数据的数据容量比块的存储容量小时，如上述那样，需要从写入目的地的块读出未成为数据的改写对象的全部数据并将其写入到空闲块中这样的复制处理。因此，产生了在数据的改写处理中花费时间这样的问题。
技术实现思路
因此，本专利技术的目的在于提供能够缩短数据的改写时间的非易失性存储器的数据改写方法以及半导体装置。用于解决课题的方案本专利技术的非易失性存储器的数据改写方法是，一种非易失性存储器的数据改写方法，所述非易失性存储器具有多个块，所述数据改写方法具有：数据写入步骤，接收写入用数据和表示写入目的地的块的逻辑地址，在所述写入目的地的块为数据写入完毕的情况下，将在所述多个块之中数据未写入的空闲块作为临时保管块，将所述写入用数据写入到所述临时保管块中；以及管理步骤，向所述写入目的地的块和所述临时保管块这一对分配与该一对对应的索引号码，生成将所述索引号码与表示所述临时保管块在所述非易失性存储器内的位置的物理地址对应起来表示的管理表，在所述数据写入步骤中，从所述管理表取得向所述写入目的地的块分配的所述索引号码所对应的所述物理地址，将所述写入用数据写入到由所述物理地址表示的所述临时保管块中。此外，本专利技术的半导体装置是，一种半导体装置，包含具有多个块的非易失性存储器，所述半导体装置具有：数据写入控制部，接收写入用数据和表示写入目的地的块的逻辑地址，在所述写入目的地的块为数据写入完毕的情况下，将在所述多个块之中数据未写入的空闲块作为临时保管块，将所述写入用数据写入到所述临时保管块中；以及管理控制部，向所述写入目的地的块和所述临时保管块这一对分配与该一对对应的索引号码，生成将所述索引号码与表示所述临时保管块在所述非易失性存储器内的位置的物理地址对应起来表示的管理表，所述数据写入控制部从所述管理表取得向所述写入目的地的块分配的所述索引号码所对应的所述物理地址，将所述写入用数据写入到由所述物理地址表示的所述临时保管块中。专利技术效果在本专利技术中，在对写入到由逻辑地址指定的写入目的地的块中的数据进行改写时，将数据未写入的空闲块作为临时保管块，将写入用数据写入到该临时保管块中。进而，向写入目的地的块和临时保管块这一对分配与该一对对应的索引号码，生成将该索引号码与临时保管块的物理地址对应起来表示的管理表。由此，即使在只有块内的一部分的数据片被改写的情况下，从管理表参照索引号码，由此，也能够读出改写后的数据片。因此，在对块内的一部分的数据片进行改写时，与以往的数据改写方法相比，能够缩短数据的改写时间，所述以往的数据改写方法需要将写入到数据写入目的地的块中的上述数据片以外的数据向临时保管块复制并且将该临时保管块设定为可外部接入的状态这样的一系列的处理。此外，在多个块成为数据的改写对象的情况下多个临时保管块成为管理对象，但是，在本专利技术中，能够利用索引号码取得表示从多个临时保管块之中成为接入对象的临时保管块的物理地址。因此，与针对多个临时保管块1个1个地进行是否为接入对象的判定来检索相当于接入对象的临时保管块的情况相比，能够迅速地取得表示接入对象的临时保管块的物理地址。附图说明图1是示出具有主机（host）装置10和作为本专利技术的半导体装置的非易失性存储器20的、信息处理系统100的结构的框图。图2是示意性地表示闪速存储器部24的存储区域的划分的图。图3是表示地址交换表TB1的一个例子的图。图4是表示临时保管块管理表TB2的一个例子的图。图5是示出表示数据改写处理的顺序的流程图的图。图6是示出表示数据改写处理的顺序的流程图的图。图7是表示数据改写稍前的阶段中的闪速存储器部24的状态的一个例子的图。图8是表示数据改写处理的第二阶段中的闪速存储器部24的状态的一个例子的图。图9是表示数据改写处理的第三阶段中的闪速存储器部24的状态的一个例子的图。图10是表示数据改写处理的第四阶段中的闪速存储器部24的状态的一个例子的图。图11是表示数据改写处理的第五阶段中的闪速存储器部24的状态的一个例子的图。图12是表示数据改写处理的第六阶段中的闪速存储器部24的状态的一个例子的图。图13是表示空闲块（freeblock）为剩余2个的情况下的闪速存储器部24的状态的一个例子的图。图14是表示空闲块为剩余1个的情况下的闪速存储器部24的状态的一个例子的图。图15是表示在空闲块仅为剩余1个的情况下实施的注册工作和空闲块的确保工作以及闪速存储器部24的状态的图。具体实施方式以下，参照附图并详细地说明本专利技术的实施例。图1是示出具有主机装置10和作为本专利技术的半导体装置的非易失性存储器20的、信息处理系统100的结构的框图。主机装置10进行基于在非易失性存储器20中存储的数据的信息处理。此外，主机装置10将写入命令、表示写入目的地的地址和写入用的数据或者读出命令和地址向非易失性存储器20供给。非易失性存储器20具有：主机接口部（以下，称为主机IF部）21、内部总线22、RAM（RandomAccessMemory，随机存取存储器）23、闪速存储器部24、以及存储器控制部25。主机IF部21将从主机装置10供给的写入命令、表示写入目的地的地址和写入用的数据或者读出命令和读出用的地址向内部总线22供给。此外，主机IF部21将从闪速存储器部24读出的读出数据向主机装置10供给。RAM23存储：从主机装置10供给的写入用的数据、从闪速存储器部24读出的读出数据、以及在闪速存储器部24中储存的管理信息。闪速存储器部24为例如NAND型的非易失性的半导体存储器。图2是示意性地表示闪速存储器部24的存储区域的划分的图。如图2所示那样，闪速存储器部24的存储区域包含写入了数据的数据区域DA和存储了管理信息的管理区域MA。数据区域DA如图2所示那样被划分为由物理地址“0”~“（n-1）”（n为2以上的整数）表示的n个块B1~Bn。在管理区域MA中存储了地址变换表TB1和临时保管块管理表TB2。图3是表示地址变换表TB1的内容的一个例子的图。如图3所示那样，在地址变换表TB1中，与主机装置10处理的地址即逻辑地址对应起来记述了表示闪速存储器部24的块的物理地址。再有，在地址变换表TB1中，记述了在物理地址“0”~“（n-1）”之中表示数据本文档来自技高网...

【技术保护点】
1.一种非易失性存储器的数据改写方法，所述非易失性存储器具有多个块，所述数据改写方法的特征在于，具有：数据写入步骤，接收写入用数据和表示写入目的地的块的逻辑地址，在所述写入目的地的块为数据写入完毕的情况下，将在所述多个块之中数据未写入的空闲块作为临时保管块，将所述写入用数据写入到所述临时保管块中；以及管理步骤，向所述写入目的地的块和所述临时保管块这一对分配与该一对对应的索引号码，生成将所述索引号码与表示所述临时保管块在所述非易失性存储器内的位置的物理地址对应起来表示的管理表，在所述数据写入步骤中，从所述管理表取得向所述写入目的地的块分配的所述索引号码所对应的所述物理地址，将所述写入用数据写入到由所述物理地址表示的所述临时保管块中。

【技术特征摘要】
2017.10.12 JP 2017-1985861.一种非易失性存储器的数据改写方法，所述非易失性存储器具有多个块，所述数据改写方法的特征在于，具有：数据写入步骤，接收写入用数据和表示写入目的地的块的逻辑地址，在所述写入目的地的块为数据写入完毕的情况下，将在所述多个块之中数据未写入的空闲块作为临时保管块，将所述写入用数据写入到所述临时保管块中；以及管理步骤，向所述写入目的地的块和所述临时保管块这一对分配与该一对对应的索引号码，生成将所述索引号码与表示所述临时保管块在所述非易失性存储器内的位置的物理地址对应起来表示的管理表，在所述数据写入步骤中，从所述管理表取得向所述写入目的地的块分配的所述索引号码所对应的所述物理地址，将所述写入用数据写入到由所述物理地址表示的所述临时保管块中。2.根据权利要求1所述的非易失性存储器的数据改写方法，其特征在于，在所述数据写入步骤中将第一写入用数据写入到与由所述逻辑地址表示的所述写入目的地的块成对的所述临时保管块中之后、接收到第二写入用数据和表示与写入了所述第一写入用数据的所述临时保管块成对的所述写入目的地的块的、所述逻辑地址的情况下，将所述第二写入用数据写入到写入了所述第一写入用数据的所述临时保管块中。3.根据权利要求1或2所述的非易失性存储器的数据改写方法，其特征在于，在所述管理步骤中写入到所述临时保管块中的所述写入用数据的蓄积容量与所述临时保管块的存储容量相等的情况下，代替与所述临时保管块成对的所述写入目的地的块而将所述临时保管块设定为可外部接入的块。4.根据权利要求3所述的非易失性存储器的数据改写方法，其特征在于，在所述管理步骤中，将与所述临时保管块成对的所述写入目的地的块设定为所...

【专利技术属性】
技术研发人员：渡边伴美，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本,JP