用于多层互连半导体晶片的同轴连接器穿通件制造技术

一种半导体绝缘体上硅(SOI)结构，具有设置在底部氧化物(BOX)绝缘层上的硅层。深槽隔离(DTI)材料垂直穿过硅层至底部氧化物绝缘层。深槽隔离材料具有比硅的介电常数小的介电常数。同轴传输线具有内部电导体和绕内部电导体设置的外部导电屏蔽结构，同轴传输线垂直通过深槽隔离材料，以使在底部氧化物绝缘层之上设置的电导体电连接到触头底部氧化物绝缘层之下设置的电导体。

【技术实现步骤摘要】
【国外来华专利技术】用于多层互连半导体晶片的同轴连接器穿通件
本公开总的涉及多层互连半导体晶片，且更具体地，涉及用于使互连晶片之间射频(RF)能量互连的同轴连接器。
技术介绍
如现有技术已知的，常期望联接一对叠覆结合半导体晶片之间的诸如射频(RF)或微波能量的高频能量。这有时被称为三维(3D)集成，例如见：由Chen-TaKo、Kuan-NengChen所作的题为“Reliabilityofkeytechnologiesin3Dintegration”(MicroelectronicsReliability53(2013)7-17)的文章；由Enquist等人所作的题为“LowCostofOwnershipScalableCopperDirectBondInterconnected3DICTechnologyforThreeDimensionalIntegratedCircuitApplications”(978-1-4244-45122009IEEE)的文章；和由P.Chang-Chien等人所作的题为“MMICCompatibleWafer-LevelPackagingTechnology”(2007InternationalConferenceonIndiumPhosphideandRelatedMaterials,18,May2007Matsue,Japan)的文章。另外如现有技术已知的，在许多应用中，期望以3D集成的方式提供穿过硅载体晶片的同轴屏蔽，如Ho等人所作的题为“DevelopmentofCoaxialShieldViainSiliconCarrierforHighFrequencyApplication”(2006ElectronicsPackagingTechnologyConferencepages825-830)的文章中所描述的。另外如现有技术已知的，ArjunKar-Roy等人的题为“RecentdevelopmentsusingTowerJazzSiGeBiCMOSplatformformmWaveandTHzapplications”(PassiveandActiveMilllimeter-WaveImagingXVI,editedbyDavidA.Wikner,ArttuR.Luukanen,Proc.ofSPIEVol.8715,871505·2013SPIE·CCCcode:0277-786X/13/$18doi:10.1117/12.1518475)的文章中报道了射频过孔形成在硅锗(SiGe)BiCMOS中的技术。也见2014年2月27日公开的、申请人为Hurwitz；PaulD.等的、题为“IsolatedThroughSiliconViasinRFTechnologies”的美国专利申请公开号2014/0054743。另外如现有技术已知的，大直径铜充填过孔穿过相对厚的硅层被形成。由于硅衬底的传导率，这导致在这些高频能量的高损耗。采用的另一方法包括小的钨充填过孔的使用；然而，尽管该方法对于高密度3D互连是良好的，但它对场的限制不足以产生具有低的高频能量损耗的过孔。
技术实现思路
根据本公开，提供一种半导体氧化物上硅(SOI)结构，其具有设置在底部氧化物(BOX)绝缘层上的硅层。深槽隔离(DTI)材料垂直穿过硅层至底部氧化物绝缘层。深槽隔离材料具有比硅的介电常数低的介电常数。同轴传输线具有内部电导体和绕内部电导体设置的外部导电屏蔽结构，同轴传输线垂直穿过深槽隔离材料，以使附在底部氧化物绝缘层上设置的电导体电连接到触头底部氧化物绝缘层之下设置的电导体。专利技术人认识到，通过令同轴传输线穿过较低介电常数的底部氧化物绝缘层而非穿过硅，由于底部氧化物绝缘层将在内部导体与外部导体屏蔽结构之间提供较低损耗的电介质，因此当穿过底部氧化物绝缘层而非硅层时，将存在较少的信号传输损耗。另外，专利技术人认识到，通过将同轴传输线放置在与硅相比具有非常低的传导率和损耗因数的氧化物((DTI)材料)中，穿过DTI材料的同轴传输线的使用允许非常薄的硅层的使用从而最大化硅层中形成的集成电路的功能密度，并且最小化通过过孔的损耗。SOI的使用简化了结构的构造，这简化了向集成3DRF装置中的集成。在一个实施例中，提供了一种半导体氧化物上硅(SOI)结构，其具有设置在底部氧化物(BOX)绝缘层上的硅层。在硅层中形成有一对互补的金属氧化物半导体(CMOS)晶体管，晶体管通过垂直穿过硅层至底部氧化物绝缘层的深槽隔离(DTI)材料彼此电隔离。深槽隔离材料具有比硅的介电常数低的介电常数。同轴传输线具有内部电导体和绕内部电导体设置的外部导电屏蔽结构，同轴传输线垂直穿过深槽隔离材料，以使在底部氧化物绝缘层之上设置的电导体电连接到触头底部氧化物绝缘层之下设置的电导体。在一个实施例中，内部导体和外部的外部导体屏蔽结构是化学气相沉积(CVD)的钨。在一个实施例中，外部导体屏蔽结构包括彼此间距小于同轴传输线工作波长的四分之一波长的多个间隔的电导体，且如此提供用于外部导体屏蔽结构的电连续导体。利用该布置结构，氧化物上硅(SOI)初始结构被用于制作晶体管，所述晶体管利用深槽隔离(DTI)隔离。DTI形成得足够大，使得多个过孔得以穿过该DTI材料被形成。多个过孔通过以下方式被形成：首先蚀刻穿过DTI材料和SOI隐埋氧化物(BOX)层被形成并随后利用化学气相沉积(CVD)钨充填过孔。这些多个过孔以形成同轴或“伪同轴”结构这样的方式排列(“伪同轴”就如下意义而言：外部导体屏蔽结构不是物理上连续的导体，而是彼此间距小于连接器工作波长的四分之一波长的多个间隔的导体，且如此提供用于外部导体的电连续导体)。伪同轴结构被设想为如下方法：其产生真实同轴形状的电特性以传播RF或微波能量，而不导致与CVD钨充填相关联的一些实践问题。对于直接结合混合法(DirectBondHybridization)或其它三维(3D)堆叠技术，比如Cu热压或超声结合，导电过孔的底部可通过以下方式来触及，利用刻蚀移除半导体结构的衬底晶片、在BOX层上停止并由此通过DTI材料底部上的导体显露。本公开的一个或更多实施例的细节在附图及以下描述中陈述。从说明书和附图，以及从权利要求书，本公开的其它特征、目标和优点将是显而易见的。附图说明图1是根据本公开的两级双CMOS放大器电路的示意图；图2示出图2A和图2B的布置结构，图2A和图2B合起来是根据本公开的图1的两级双CMOS放大器电路的概略截面草图；以及图3A-3H是根据本公开的在制造过程中不同阶段的，制作中不同阶段的图1和图2的两级双CMOS放大器电路的一部分的概略截面草图；图3D’是图3D中所示结构的一部分的放大视图；图3D’是图3D的该部分的俯视图；图3G’是图3G中所示结构的一部分的放大视图；图3G”是图3G’的俯视图，图3G”是图3G’的仰视图。不同附图中相似的附图标记指示相似的元件。具体实施方式现在参考图1，如所示的，两级双CMOS放大器电路10的示意图被示出为包括第一级CMOS电路10a，第一级CMOS电路10a具有联接到第二级CMOS电路10b的输出。如所示的，CMOS电路10a、10b中的每一个分别形成在一对堆叠、直接结合的本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：底部氧化物绝缘层；设置在底部氧化物绝缘层上的硅层；垂直穿过所述硅层至所述底部氧化物绝缘层的深槽隔离(DTI)材料，所述深槽隔离材料具有比所述硅层的介电常数低的介电常数；以及同轴传输线，所述同轴传输线具有内部电导体和绕所述内部电导体设置的外部导电屏蔽结构，所述同轴传输线垂直穿过深槽隔离材料，以使在底部氧化物绝缘层之上设置的电导体电连接到触头底部氧化物绝缘层之下设置的电导体。

【技术特征摘要】
【国外来华专利技术】2016.10.19 US 15/297,8031.一种半导体结构，包括：底部氧化物绝缘层；设置在底部氧化物绝缘层上的硅层；垂直穿过所述硅层至所述底部氧化物绝缘层的深槽隔离(DTI)材料，所述深槽隔离材料具有比所述硅层的介电常数低的介电常数；以及同轴传输线，所述同轴传输线具有内部电导体和绕所述内部电导体设置的外部导电屏蔽结构，所述同轴传输线垂直穿过深槽隔离材料，以使在底部氧化物绝缘层之上设置的电导体电连接到触头底部氧化物绝缘层之下设置的电导体。2.一种半导体结构，包括：底部氧化物绝缘层；设置在底部氧化物绝缘层的上表面上的硅层；其中，所述硅层，深槽隔离材料垂直穿过所述硅层至所述底部氧化物绝缘层；在所述硅层之上设置的介电结构；设置在所述介电结构上的多个电触头，所述电触头的第一部分是垂直穿过介电结构的、电子连接的导电过孔，并且所述电触头的第二部分通过垂直穿过介电结构、深槽隔离材料和底部氧化物层的多个间隔的导电过孔电连接到底部氧化物绝缘层的底表面上设置的电触头；以及其中，连接到所...

【专利技术属性】
技术研发人员：J·J·德拉布，M·A·手柴，
申请(专利权)人：雷声公司，
类型：发明
国别省市：美国,US