半导体设备及存储器访问方法技术

本公开的实施例涉及半导体设备及存储器访问方法。关于存储压缩数据的区域与存储访问压缩数据所需的辅助信息的区域之间的关联，需要通过软件管理每个处理单元的关联，使得处理变得复杂。在存储空间上限定包括压缩数据存储区域的管理单元存储区域和包括辅助信息的辅助信息存储区域。通过根据指示存储器上设置管理单元存储空间的位置的地址计算辅助信息地址，辅助信息存储区域的地址、压缩数据的地址、压缩数据以及辅助信息彼此相关联，并且读取辅助信息。

Semiconductor Equipment and Memory Access Method

Embodiments of the present disclosure relate to semiconductor devices and memory access methods. With regard to the association between the area storing compressed data and the area storing auxiliary information needed for accessing compressed data, the association of each processing unit needs to be managed by software, which makes the processing complicated. The storage space is defined as a management unit storage area including a compressed data storage area and an auxiliary information storage area including auxiliary information. By calculating the auxiliary information address according to the address where the storage space of the management unit is set on the instruction memory, the address of the auxiliary information storage area, the address of the compressed data, the compressed data and the auxiliary information are related to each other, and the auxiliary information is read.

【技术实现步骤摘要】
半导体设备及存储器访问方法相关申请的交叉引用包括说明书、附图和摘要的、于2017年9月28日提交的日本专利申请号2017-187998的公开内容通过引用整体并入本文。
本专利技术涉及半导体设备和存储器访问方法，并且例如涉及将压缩数据存储到外部存储器中的半导体设备和存储器访问方法。
技术介绍
近年来，广泛使用执行诸如图像处理的各种运算处理的半导体设备。当这种半导体设备向存储器写入和从存储器读取诸如图像的数据时，半导体设备压缩和解压缩数据。作为与读取压缩数据有关的技术，已知例如日本未审查专利申请公开号Hei10(1998)-27127(专利文献1)。在日本未审查专利申请公开号Hei10(1998)-27127中，当压缩数据存储在存储器中时，存储压缩数据的存储器的地址信息通过总线存储在存储器中作为用于读取压缩数据的辅助信息。当从存储器读取压缩数据时，使用地址信息读取压缩数据。
技术实现思路
然而，在日本未审查专利申请公开号Hei10(1998)-27127中，压缩数据和对应于压缩数据的地址信息通过分页控制相互关联，因此需要管理其中通过将区域和页表彼此相关联来存储压缩数据和页表的区域。因此，存在本文档来自技高网...

【技术保护点】
1.一种半导体设备，包括：运算电路，配置成访问压缩数据以及访问所述压缩数据所需的辅助信息；管理单元存储空间确定电路；以及辅助信息地址生成电路，配置成计算所述辅助信息的地址，其中在存储所述压缩数据和所述辅助信息的存储空间上，至少一个管理单元存储空间和至少一个辅助信息存储区域被设置，所述至少一个管理单元存储空间包括多条所述压缩数据，所述至少一个辅助信息存储区域包括访问多条所述压缩数据所需的多条辅助信息，其中所述管理单元存储空间确定电路从所述运算电路接收第一压缩数据的访问地址，并且确定所述访问地址存储在哪个管理单元存储空间中，所述第一压缩数据是多条所述压缩数据中的一个压缩数据，其中所述辅助信息地址生...

【技术特征摘要】
2017.09.28 JP 2017-1879981.一种半导体设备，包括：运算电路，配置成访问压缩数据以及访问所述压缩数据所需的辅助信息；管理单元存储空间确定电路；以及辅助信息地址生成电路，配置成计算所述辅助信息的地址，其中在存储所述压缩数据和所述辅助信息的存储空间上，至少一个管理单元存储空间和至少一个辅助信息存储区域被设置，所述至少一个管理单元存储空间包括多条所述压缩数据，所述至少一个辅助信息存储区域包括访问多条所述压缩数据所需的多条辅助信息，其中所述管理单元存储空间确定电路从所述运算电路接收第一压缩数据的访问地址，并且确定所述访问地址存储在哪个管理单元存储空间中，所述第一压缩数据是多条所述压缩数据中的一个压缩数据，其中所述辅助信息地址生成电路根据所述管理单元存储空间确定电路的确定结果、以及所述第一辅助信息的访问地址生成第一辅助信息地址，所述第一辅助信息地址是存储与所述第一压缩数据对应的所述第一辅助信息的地址，并且其中所述运算电路通过使用生成的所述第一辅助信息地址来执行对于所述第一压缩数据的访问。2.根据权利要求1所述的半导体设备，其中在所述辅助信息地址生成电路中，指示所述管理单元存储空间和所述辅助信息存储区域之间的对应关系的多条对应信息中的至少一对对应信息被设置，并且其中所述辅助信息地址生成电路根据所述管理单元存储空间确定电路的确定结果，确定存储所述第一辅助信息的辅助信息存储区域，并且通过使用所述辅助信息存储区域的确定和所述访问地址，来生成所述第一辅助信息地址。3.根据权利要求2所述的半导体设备，其中多条对应信息中的所述一对对应信息是指示所述管理单元存储空间的地址的信息和指示所述辅助信息存储区域的地址的信息的对。4.根据权利要求3所述的半导体设备，其中所述管理单元存储空间的所述地址通过使用高若干位的地址而被表示。5.根据权利要求3所述的半导体设备，其中所述辅助信息存储区域的所述地址是所述辅助信息存储区域的起始点地址。6.根据权利要求1所述的半导体设备，其中存储有多条所述压缩数据的压缩数据存储区域被设置在所述管理单元存储空间中，并且当所述访问地址是对所述压缩数据存储区域的访问时，辅助信息地址被生成。7.根据权利要求1所述的半导体设备，其中多条所述压缩数据在所述管理单元存储空间中的存储位置和与多条所述压缩数据中的每一条压缩数据对应的多条所述辅助信息在所述管理单元存储空间中的存储位置彼此相对一致。8.根据权利要求1所述的半导体设备，其中所述辅助信息是压缩数据的数据大小的信息。9.根据权利要求1所述的半导体设备，还包括：命令转换/数据压缩电路，其中当从所述运算电路发出的请求是针对所述第一压缩数据的读取请求时，所述命令转换/数据压缩电路读取所述第一辅助信息，并且通过使用所述第一辅助信息转换所述读取请求的内容。10.根据权利要求9所述的半导体设备，其中当从所述运算电路发出的请求是压缩数据的写入请求时，所述命令转换/数据压缩电路压缩从所述运算电路输出的数据，在压缩之后生成作为辅助信息的数据大小，并且通过使用生成的所述辅助信息转换所述写入请求的内容。11.根据权利要求...

【专利技术属性】
技术研发人员：松本圭介，望月诚二，植田浩司，松原胜重，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP