一种基于JTAG接口的SiP封装用测试系统技术方案

本发明专利技术公开了一种基于JTAG接口的SiP封装用测试系统，包括JTAG接口、SOC TAP控制器、指令寄存器、以及用于TDO输出的MUX模块，JTAG接口用于对SOC TAP控制器进行控制，SOC TAP控制器用于将SOC TAP控制器的指令发送给指令寄存器，指令寄存器用于根据指令寄存器接收的指令输出相应的测试模式的控制信号，指令寄存器的输出端还与所需的测试器件的输入端电连接。本发明专利技术允许多个调试工具对各自被调试内核的TAP控制器进行访问和调试，而不影响在其他内核上进行调试操作，具有结构简单、兼容JTAG协议的优点。

A Test System for SiP Packaging Based on JTAG Interface

The invention discloses a test system for SiP packaging based on JTAG interface, including JTAG interface, SOC TAP controller, instruction register, and MUX module for TDO output. JTAG interface is used to control SOC TAP controller, SOC TAP controller is used to send instructions of SOC TAP controller to instruction register, and instruction register is used to receive instructions according to instruction register. The output of the instruction register is also electrically connected with the input of the required test device. The invention allows multiple debugging tools to access and debug TAP controllers of their respective debugged cores without affecting debugging operations on other cores, and has the advantages of simple structure and compatibility with JTAG protocol.

【技术实现步骤摘要】
一种基于JTAG接口的SiP封装用测试系统
本专利技术属于集成电路测试
，具体涉及一种基于JTAG接口的SiP封装用测试系统。
技术介绍
系统级封装(SysteminPackage,SiP)为将多个具有不同功能的有源电子元件与可选无源器件、以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装件，形成一个系统或者子系统。从架构上讲，SiP是将多种功能芯片，包括SoC、ADC、DAC、存储器、LDO等多类型功能芯片集成在一个封装内，以实现复杂的系统功能，从而给SiP的测试带来巨大的挑战，尤其是集成的各芯片工作频率越来越高、引脚越来越多时，更是如此。SiP的测试技术作为重要的一个研究热点，取得了很多的研究成果。JTAG作为一种为满足测试和调试而设计的标准，常常嵌入在大规模集成电路中，如SoC、CPU、DSP、FPGA等，所以SiP中的多个器件可能均含有JTAG接口，因此能够复用JTAG接口成为一个较好的选择。目前的基于JTAG接口的SiP自测试技术都不兼容标准的JTAG协议，测试逻辑相对比较复杂，成本较高。目前已有的多个器件的JTAG互联的方案，比如菊花链(Daisy-Chain)结构、TLM(TAPLinkingModule)连接和并行多TAP控制器互连调试结构等，这些测试架构均存在不同的缺点。因此，亟需提供一种基于JTAG接口的SiP封装用测试调试技术，具有结构简单、兼容JTAG协议的优点。
技术实现思路
为了解决上述技术问题，本专利技术提供了一种基于JTAG接口的SiP封装用测试系统。为了达到上述目的，本专利技术的技术方案如下：本专利技术提供一种基于JTAG接口的SiP封装用测试系统，包括JTAG接口、SOCTAP控制器、指令寄存器、以及用于TDO输出的MUX模块，所述JTAG接口与SOCTAP控制器的输入端电连接用于对SOCTAP控制器进行控制，所述SOCTAP控制器的输出端与指令寄存器的输入端电连接用于将SOCTAP控制器的指令发送给指令寄存器，所述指令寄存器的输出端与MUX模块的输入端电连接用于根据指令寄存器接收的指令输出相应的测试模式的控制信号，所述指令寄存器的输出端还与所需的测试器件的输入端电连接，所述测试器件的输出端与MUX模块的输入端电连接用于输出测试结果信号。作为优选的方案，还包括BYPASS移位寄存器，所述BYPASS移位寄存器的输入端与指令寄存器的输出端电连接；在不需要进行任何测试的时候，通过BYPASS指令将BYPASS寄存器连接到TDI和TDO之间，在TDI和TDO之间提供一条长度最短的串行路径，从而允许测试数据快速地通过当前芯片送到开发板上的别的芯片上去。作为优选的方案，还包括ID寄存器，所述ID寄存器的输入端与指令寄存器的输出端电连接，所述ID寄存器内存储有生产厂商信息、部件号码、版本信息、以及存储SoC的ID号。作为优选的方案，还包括边界扫描链寄存器，所述边界扫描链寄存器的输入端与指令寄存器的输出端电连接，所述边界扫描链寄存器的输出端与各个测试器件电连接，用于对各个测试器件间的连通性进行测试、以及对测试器件的输入输出进行观测和控制，以达到测试器件的内部逻辑的目的。作为优选的方案，还包括CPU模块，所述CPU模块的输入端与指令寄存器的输出端电连接，所述CPU模块的输出端与MUX模块的输入端电连接，用于对CPU模块进行调试。作为优选的方案，还包括总线模块，所述总线模块的输入端与指令寄存器的输出端电连接，所述总线模块的输出端与MUX模块的输入端电连接，用于对总线模块进行调试。作为优选的方案，还包括Cache模块，所述Cache模块的输入端与指令寄存器的输出端电连接，所述Cache模块的输出端与MUX模块的输入端电连接，用于对Cache模块进行调试。作为优选的方案，还包括MBIST使能寄存器，所述MBIST使能寄存器的输入端与指令寄存器的输出端电连接，所述MBIST使能寄存器的输出端与MUX模块的输入端电连接，用于对MBIST使能寄存器进行调试。作为优选的方案，还包括DAC性能测试使能寄存器和DAC性能测试频率选择模块，所述DAC性能测试使能寄存器、DAC性能测试频率选择模块的输入端与指令寄存器的输出端电连接，所述DAC性能测试使能寄存器、DAC性能测试频率选择模块的输出端与MUX模块、示波器的输入端电连接，用于对DAC的性能进行测试。作为优选的方案，还包括ADC性能测试使能寄存器，所述ADC性能测试使能寄存器的输入端与指令寄存器的输出端电连接，所述ADC性能测试使能寄存器的输出端与MUX模块的输入端电连接，用于对ADC的性能进行测试。本专利技术具有以下有益效果：(1)本专利技术只使用一个JTAG接口，就可以对SiP封装内的各个器件单独进行测试与调试，且不影响其他IPJTAG接口的正常使用；(2)本专利技术在测试调试的同时能够控制SoC内部的多种测试模式和使能多类型的测试逻辑；(3)本专利技术对任意一个模块进行调试时，其他测试模块将处于无效状态，从外界看仍然只有一个JTAG，由此复用调试程序。(4)本专利技术进行其他芯片测试时，SoC内部将集成数据产生和数据分析模块，以对其他芯片产生激励或对其输出进行监控、分析、比较，且该测试模式也由JTAG接口进行控制。附图说明图1为本专利技术一种基于JTAG接口的SiP封装用测试系统的结构框图。具体实施方式下面结合附图详细说明本专利技术的优选实施方式。为了达到本专利技术的目的，如图1所示，在本专利技术的其中一种实施方式中提供一种基于JTAG接口的SiP封装用测试系统，包括JTAG接口、SOCTAP控制器、指令寄存器、以及用于TDO输出的MUX模块，所述JTAG接口与SOCTAP控制器的输入端电连接用于对SOCTAP控制器进行控制，所述SOCTAP控制器的输出端与指令寄存器的输入端电连接用于将SOCTAP控制器的指令发送给指令寄存器，所述指令寄存器的输出端与MUX模块的输入端电连接用于根据指令寄存器接收的指令输出相应的测试模式的控制信号，所述指令寄存器的输出端还与所需的测试器件的输入端电连接，所述测试器件的输出端与MUX模块的输入端电连接用于输出测试结果信号。SoCTAP控制器完全兼容1149.1标准，在IEEE1149.1标准当中，规定了常用的指令(表1所示)及其相关的寄存器。IEEE1149.1标准相关的寄存器具体如下：标准的ID寄存器(以下称作R_ID寄存器)、BYPASS移位寄存器(以下称作R_BP寄存器)、指令寄存器(以下称作R_inst寄存器)、以及边界扫描链寄存器(以下称作R_BSC寄存器)。R_ID寄存器中包括生产厂商信息、部件号码、器件的版本信息、以及SoC的ID号，使用IDCODE指令，就可以通过TAP来确定器件的相关信息。R_inst寄存器允许特定的指令被装载到指令寄存器中，用来选择需要执行的测试，或者选择需要访问的测试数据。R_BP寄存器是一个一位的移位寄存器，通过BYPASS指令，将BYPASS寄存器连接到TDI和TDO之间。在不需要进行任何测试的时候，将BYPASS寄存器连接到TDI和TDO之间，在TDI和TDO之间提供一条长度最短的串行路径，从而允许测试数据可以快速地通过当前芯片送到开发板上的别的芯片上去。R_BSC寄存器本文档来自技高网...

【技术保护点】
1.一种基于JTAG接口的SiP封装用测试系统，其特征在于，包括JTAG接口、SOC TAP控制器、指令寄存器、以及用于TDO输出的MUX模块，所述JTAG接口与SOC TAP控制器的输入端电连接用于对SOC TAP控制器进行控制，所述SOC TAP控制器的输出端与指令寄存器的输入端电连接用于将SOC TAP控制器的指令发送给指令寄存器，所述指令寄存器的输出端与MUX模块的输入端电连接用于根据指令寄存器接收的指令输出相应的测试模式的控制信号，所述指令寄存器的输出端还与所需的测试器件的输入端电连接，所述测试器件的输出端与MUX模块的输入端电连接用于输出测试结果信号。

【技术特征摘要】
1.一种基于JTAG接口的SiP封装用测试系统，其特征在于，包括JTAG接口、SOCTAP控制器、指令寄存器、以及用于TDO输出的MUX模块，所述JTAG接口与SOCTAP控制器的输入端电连接用于对SOCTAP控制器进行控制，所述SOCTAP控制器的输出端与指令寄存器的输入端电连接用于将SOCTAP控制器的指令发送给指令寄存器，所述指令寄存器的输出端与MUX模块的输入端电连接用于根据指令寄存器接收的指令输出相应的测试模式的控制信号，所述指令寄存器的输出端还与所需的测试器件的输入端电连接，所述测试器件的输出端与MUX模块的输入端电连接用于输出测试结果信号。2.根据权利要求1所述的基于JTAG接口的SiP封装用测试系统，其特征在于，还包括BYPASS移位寄存器，所述BYPASS移位寄存器的输入端与指令寄存器的输出端电连接；在不需要进行任何测试的时候，通过BYPASS指令将BYPASS寄存器连接到TDI和TDO之间，在TDI和TDO之间提供一条长度最短的串行路径，从而允许测试数据快速地通过当前芯片送到开发板上的别的芯片上去。3.根据权利要求1所述的基于JTAG接口的SiP封装用测试系统，其特征在于，还包括ID寄存器，所述ID寄存器的输入端与指令寄存器的输出端电连接，所述ID寄存器内存储有生产厂商信息、部件号码、版本信息、以及存储SoC的ID号。4.根据权利要求1所述的基于JTAG接口的SiP封装用测试系统，其特征在于，还包括边界扫描链寄存器，所述边界扫描链寄存器的输入端与指令寄存器的输出端电连接，所述边界扫描链寄存器的输出端与各个测试器件电连接，用于对各个测试器件间的连通性进行测试、以及对测试器件的输入输出进行观测和控制，以达到测试器件的内部逻辑的目的。5.根据权利要求1所述的基于JTAG接...

【专利技术属性】
技术研发人员：张磊，杨亮，魏敬和，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏,32