微控制器及其控制方法技术

本公开涉及微控制器及其控制方法。为了提供抑制调试期间功耗增加的微控制器，根据本发明专利技术的微控制器包括第一信号处理电路、以与第一信号处理电路相同的方式执行信号处理的第二信号处理电路、将第一信号处理电路的处理结果与第二信号处理电路的处理结果相互比较并在检测到错误时输出错误信号的比较电路、接收用于抑制第二信号处理电路的操作和比较电路的操作的抑制信号的抑制信号输入单元、接收来自抑制信号输入单元的抑制信号并抑制第二信号处理电路的操作和比较电路的操作的抑制电路、以及当第二信号处理电路的操作和比较电路的操作被抑制时输出伪错误信号代替错误信号的伪错误信号输出电路。

【技术实现步骤摘要】
微控制器及其控制方法相关申请的交叉引用于2017年9月26日提交的日本专利申请No.2017-184355的公开内容(包括说明书、附图和摘要)通过引用整体并入本文中。
本专利技术涉及微控制器及其控制方法。
技术介绍
在用于需要高可靠性的领域中(例如，用于汽车用途)的产品中的半导体器件中，一部分电路会被复制以提高冗余性，从而在一些情况下提高可靠性。采用电路的复制的示例包括微控制器产品，其中半导体器件的CPU(中央处理单元)被复制并且其采用双核锁步(lock-step)法。在双核锁步法中，看起来像单个核但实际上为两个的两个核通过锁步机制链接，并且在确认两个核输出相同结果之后执行操作。通过以这种方式在确认从两个核输出的结果时进行操作，双核锁步法提高了半导体器件的操作可靠性。日本未经审查的专利申请公开No.2008-518338描述了包括至少两个实现单元的计算机系统中的切换设备。该切换设备设置有开关。开关被配置为使得这些实现单元在至少两种驱动模式之间切换。在这种情况下，第一驱动模式对应于比较模式，并且第二驱动模式对应于执行模式。切换设备设置有中断控制器，并进一步设置有至少三个存储器区域。在这种情况下，对存储器区域的访问被配置为使得：使得第一存储器区域与至少一个第一实现单元相关联，第二存储器区域与至少一个第二实现单元相关联，以及至少一个第三存储器区域与该至少两个实现单元相关联。
技术实现思路
在包括复制的电路的半导体器件中，最大功耗可能随着复制的电路的功耗的增加而增加。在作为半导体器件之一的微控制器的情况下，功耗例如在所有CPU核以高负载操作并且调试被执行时变得最大。因此，如果重复的是在执行调试时操作的电路，则与相关领域的功耗相比，功耗增加。但是，在许多情况下，调试在开发阶段执行。当用于大规模产品的外围电路的设计或热设计被执行为适应调试期间的最大功耗时，部件成本、空间等可能变得过大。根据本说明书的描述和附图，其它目的和新特征将是清楚的。根据实施例，一种微控制器包括：第一信号处理电路；第二信号处理电路，以与第一信号处理电路相同的方式执行信号处理；比较电路，将第一信号处理电路的处理结果与第二信号处理电路的处理结果相互比较，并当检测到错误时输出错误信号；抑制信号输入单元，其接收用于抑制第二信号处理电路的操作和比较电路的操作的抑制信号；抑制电路，其接收来自抑制信号输入单元的抑制信号，并抑制第二信号处理电路的操作和比较电路的操作；以及伪错误信号输出电路，当第二信号处理电路的操作和比较电路的操作被抑制时，该伪错误信号输出电路输出伪错误信号来代替错误信号。根据实施例，一种微控制器的控制方法，该微控制器包括第一信号处理电路、以与第一信号处理电路相同的方式执行信号处理的第二信号处理电路、以及将第一信号处理电路的处理结果与第二信号处理电路的处理结果相互比较并且当检测到错误时输出错误信号的比较电路，该方法包括：接收调试开始信号；响应于调试开始信号，抑制第二信号处理电路的操作和比较电路的操作；以及在第二信号处理电路的操作和比较电路的操作被抑制之后，输出伪错误信号来代替错误信号。根据前述实施例，能够提供抑制调试期间的功耗的增加的微控制器。附图说明图1是根据第一实施例的微控制器的示意配置图。图2是根据第一实施例的中央处理单元110及其周围部分的框图。图3是在正常操作模式下微控制器的启动序列的流程图。图4是根据第一实施例的中央处理单元110及其周围部分的框图。图5是在调试模式下微控制器的启动序列的流程图。图6是根据第一实施例的修改例的微控制器的框图。图7是根据第二实施例的微控制器的框图。具体实施方式下面参考附图描述实施例。由于附图是简化的附图，因此实施例的技术范围不应该被解释为基于附图的说明而更窄。相同的组件用相同的附图标记来标记，并且省略了冗余的描述。为了方便起见，如果需要，以下实施例将被分成多个部分或实施例进行描述。但是，除非另有说明，否则它们不是彼此独立的，而是处于使得一个是另一个的一部分或全部的修改、应用、详细说明、补充说明等等这样的关系。此外，在以下实施例中，当对要素的数字等(包括数值、量、范围等)进行参考时，元件的数字不限于特定数字，而是可以为特定数字或更多或更少，除非另有说明，或者除了该数字原则上明显限于特定数字的情况之外，或者除了其它情况之外，。此外，在以下实施例中，构成元件(包括操作步骤等)并不总是必要的，除非另有说明，或者除了该构成元件原则上显然被认为必要的情况之外，或者除了其它情况之外。类似地，在以下实施例中，当参考构成元件等的形状、位置关系等时，应该理解它们包括与形状等基本类似或相似的那些，除非另有说明，或者除非原则上另有明确考虑，或者除了其它情况之外。这些对于前述数字等也是相同的(包括数值、量、范围等)。为了使得说明清楚，适当地在以下描述和附图中进行了省略和简化。作为执行各种处理的功能块在附图中示出的每个元件如果由硬件实现则可以由CPU、存储器或其它电路进行配置，并且如果由软件实现则可以通过加载到存储器的程序来实现。因此，本领域技术人员将理解，这些功能块可以以各种方式仅由硬件、仅由软件或由硬件和软件的组合来实现，并且这些组件的实现不限于它们中的任何一个。在所有附图中，相同的元件用相同的附图标记来标记，并且根据需要省略冗余的描述。第一实施例下面参考图1至图5描述第一实施例。首先，描述作为示例的图1中所示的微控制器。图1是根据第一实施例的微控制器的示意配置图。微控制器100是用于控制各种系统的控制IC。要控制的系统的示例包括用于汽车的动力传动系统、空气控制系统和自动驾驶系统。微控制器100包括中央处理单元110、DMA控制单元120、接口单元130和存储单元150作为主要组件。上述主要组件中的每个都耦接到主总线141和检验器总线142。中央处理单元110具有对接收到的信号执行诸如计算的处理并输出经处理的信号的计算功能。中央处理单元110包括主核111、检验器核113和自诊断控制单元112和114。主核111是用于实现中央处理单元110的计算功能的计算单元。检验器核113具有与主核111相同的电路配置。因此，主核111和检验器核113对于相同的输入信号输出相同的计算结果。中央处理单元110将相同的信号输入到主核111和检验器核113中的每一个，并将分别从这些核输出的计算结果相互比较，从而确保主核111正常操作。计算单元可以是所谓的CPU或GPU(图形处理单元)。计算单元也可以被称为信号处理电路。即，中央处理单元110包括作为第一信号处理电路的主核和作为第二信号处理电路的检验器核。自诊断控制单元112实现诊断主核111的操作是否正常执行的功能的一部分。作为具体示例，自诊断控制单元112将预设的检验输入信号输入到主核111。然后，自诊断控制单元112接收作为来自主核111的检验输入信号的计算结果的检验输出信号，并将接收到的检验输出信号存储在其中。对于检验器核113，自诊断控制单元114具有与上述自诊断控制单元112相同的功能。作为具体示例，自诊断控制单元114将预设的检验输入信号输入到检验器核113。然后，自诊断控制单元114接收作为来自检验器核113的检验输入信号的计算结果的检验输出信号，并将接收到的检验输出信号存储本文档来自技高网...

【技术保护点】
1.一种微控制器，包括：第一信号处理电路；第二信号处理电路，以与所述第一信号处理电路相同的方式执行信号处理；比较电路，将所述第一信号处理电路的处理结果与所述第二信号处理电路的处理结果相互比较，并在检测到错误时输出错误信号；抑制信号输入单元，接收用于抑制所述第二信号处理电路的操作和所述比较电路的操作的抑制信号；抑制电路，接收来自所述抑制信号输入单元的所述抑制信号，并抑制所述第二信号处理电路的操作和所述比较电路的操作，以及伪错误信号输出电路，当所述第二信号处理电路的操作和所述比较电路的操作被抑制时，输出伪错误信号来代替所述错误信号。

【技术特征摘要】
2017.09.26 JP 2017-1843551.一种微控制器，包括：第一信号处理电路；第二信号处理电路，以与所述第一信号处理电路相同的方式执行信号处理；比较电路，将所述第一信号处理电路的处理结果与所述第二信号处理电路的处理结果相互比较，并在检测到错误时输出错误信号；抑制信号输入单元，接收用于抑制所述第二信号处理电路的操作和所述比较电路的操作的抑制信号；抑制电路，接收来自所述抑制信号输入单元的所述抑制信号，并抑制所述第二信号处理电路的操作和所述比较电路的操作，以及伪错误信号输出电路，当所述第二信号处理电路的操作和所述比较电路的操作被抑制时，输出伪错误信号来代替所述错误信号。2.如权利要求1所述的微控制器，还包括通过从外部接收调试开始信号来执行调试处理的调试电路，其中，所述抑制信号被包括在所述调试开始信号中。3.如权利要求2所述的微控制器，其中，当接收到所述抑制信号并且检测到在启动时从所述第一信号处理电路输出的预设读取信号时，所述伪错误信号输出电路输出所述伪错误信号。4.如权利要求1所述的微控制器，其中，所述第一信号处理电路包括中央处理单元的主核，以及其中，所述第二信号处理电路包括所述中央处理单元的检验器核。5.如权利要求1所述的微控制器，其中，所述第一信号处理电路包括直接存储器访问控制器的主核，以及其中，所述第二信号处理电路包括所述直接存储器访问控...

【专利技术属性】
技术研发人员：西川卓郎，藤谷诚希，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP