融合非易失多值存储与逻辑运算功能的动态可控器件单元制造技术

本发明专利技术公开了一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，包括：主晶体管，主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，控制晶体管的源极和漏极与两端非易失多值可变性阻抗并联；两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过单元整体栅极控制输入端对主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。该单元有效解决传统芯片架构中运算单元与存储单元分立实现，使得在计算过程中数据在运算单元与存储单元之间搬运限制了芯片速度进一步提升的技术问题。

【技术实现步骤摘要】
融合非易失多值存储与逻辑运算功能的动态可控器件单元
本专利技术涉及半导体
，特别涉及一种融合非易失多值存储与逻辑运算功能的动态可控器件单元。
技术介绍
计算机芯片计算力增长主要来源于两大因素——摩尔定律和硬件架构创新。随着摩尔定律的发展，工艺制程进一步缩小能给芯片技术带来的推动越来越小，摩尔定律的发展速度也开始逐渐放缓甚至有达到尽头的趋势，于是硬件架构创新对计算力的进一步提升将愈发重要，人们开始试图从芯片架构上进行创新来进一步推动芯片技术的发展。在摩尔定律不断减缓甚至会停止的情况下，计算机芯片架构的创新会对计算能力增长起到更为关键的作用。与此同时，摩尔定律的发展也促使了计算机芯片计算能力的飞速提升，进而在近年来诱发了人工智能的第三次大爆发。在初期，人们使用各种已有的通用芯片技术与架构来实现人工智能神经网络的各种算法，比如CPU(CentralProcessingUnit，中央处理器)、GPU(GraphicsProcessingUnit，图形处理器)或者FPGA(Field－ProgrammableGateArray，现场可编程门阵列)。其中，GPU和FPGA两者各有好处：GP本文档来自技高网...

【技术保护点】
1.一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，其特征在于，包括：主晶体管，所述主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，所述两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，所述控制晶体管的源极和漏极与所述两端非易失多值可变性阻抗并联；以及所述两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过所述单元整体栅极控制输入端对所述主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。

【技术特征摘要】
1.一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，其特征在于，包括：主晶体管，所述主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，所述两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，所述控制晶体管的源极和漏极与所述两端非易失多值可变性阻抗并联；以及所述两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过所述单元整体栅极控制输入端对所述主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。2.根据权利要求1所述的融合非易失多值存储与逻辑运算功能的动态可控器件单元，其特征在于，所述主晶体管和所述控制晶体管为空穴型或者电子型的金属氧化物半导体场效应晶体管、无结型晶体管、薄膜晶体管、二维材料晶体管、纳米线晶体管、鳍型场效应晶体管或栅极环绕型场效应晶体管。3.根据权利要求1所述的融合非易失多值存储与逻辑运算功能的动态可控器件单元，其特征在于，所述非易失性多值可变阻抗为铁...

【专利技术属性】
技术研发人员：任天令，李宇星，梁仁荣，赵瑞婷，刘厚方，王方伟，熊本宽，杨轶，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京,11