一种基于可逆逻辑门的DES加密系统的运算单元设计方法技术方案

本发明专利技术涉及一种低功耗ＤＥＳ加密系统的基于可逆逻辑门的运算单元，本发明专利技术利用Ｆｒｅｄｋｉｎ门和Ｆｅｙｎｍａｎ门的级联构造了一种基于可逆逻辑门的可逆Ｄ触发器、可逆移位寄存器，在此基础上，构造了ＤＥＳ加密系统的运算单元的可逆设计。由于本申请对ＤＥＳ加密系统中运算单元的主要器件进行了基于可逆逻辑门的设计，避免了系统中因逻辑信息位的丢失产生的能量损耗，减少了系统能耗。

【技术实现步骤摘要】

【技术保护点】
一种用于低功耗ＤＥＳ加密系统的可逆Ｄ触发器，其特征在于：由第一Ｆｒｅｄｋｉｎ门、第一Ｆｅｙｎｍａｎ门、第二Ｆｒｅｄｋｉｎ门、第二Ｆｅｙｎｍａｎ门级联而成，第一Ｆｒｅｄｋｉｎ门的第二比特输出作为第一Ｆｅｙｎｍａｎ门的第一比特输入，第二Ｆｒｅｄｋｉｎ门的第三比特输出作为第二Ｆｅｙｎｍａｎ门的第一比特输入，第一Ｆｅｙｎｍａｎ门的第一比特输出作为第二Ｆｒｅｄｋｉｎ门的第三比特输入，且第一、第二Ｆｅｙｎｍａｎ门的第二比特输出分别反馈至第一、第二Ｆｒｅｄｋｉｎ门的第二比特输入。

【技术特征摘要】

【专利技术属性】
技术研发人员：管致锦，朱文颖，倪丽惠，
申请(专利权)人：南通大学，
类型：发明
国别省市：32[中国|江苏]