一种支持多比特流下载的FPGA及其系统技术方案

本发明专利技术涉及一种支持多比特流下载的FPGA及其系统。该FPGA包括：控制模块、FPGA芯片和封装体；其中，所述控制模块和所述FPGA芯片封装在所述封装体内；所述控制模块电连接所述FPGA芯片，用于实现所述FPGA的多比特流下载。本发明专利技术提供的一种支持多比特流下载的FPGA，将控制模块和FPGA芯片封装在封装体内，在需要FPGA实现某个功能时，可以通过控制模块灵活的下载对应的比特流数据对FPGA芯片进行配置，增加了FPGA芯片的使用效率，节省了布线空间和成本。

【技术实现步骤摘要】
一种支持多比特流下载的FPGA及其系统
本专利技术属于集成电路设计领域，具体涉及一种支持多比特流下载的FPGA及其系统。
技术介绍
FPGA(Field-ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。对于FPGA器件而言，必须成功配置后才能正常工作，这里所说的配置即为程序烧写，程序烧写至FPGA中，FPGA才能正常工作。而对于FPGA器件有三类配置下载方法包括：主动配置方式(activeserialconfigurationmode，简称：AS模式)、被动配置方式(passiveserialconfigurationmode，PS模式)。AS模式配置FPGA时，FPGA作为主控方，通过主控方把数据读入实现对FPGA配置。PS模式配置通常选用配置器件EPCS((Erasableprogrammableconfigurableserial，串行存储器)作为主控，将数据发给F本文档来自技高网...

【技术保护点】
1.一种支持多比特流下载的FPGA，其特征在于，包括：控制模块、FPGA芯片和封装体；其中，所述控制模块和所述FPGA芯片封装在所述封装体内；所述控制模块电连接所述FPGA芯片，用于实现所述FPGA的多比特流下载。

【技术特征摘要】
1.一种支持多比特流下载的FPGA，其特征在于，包括：控制模块、FPGA芯片和封装体；其中，所述控制模块和所述FPGA芯片封装在所述封装体内；所述控制模块电连接所述FPGA芯片，用于实现所述FPGA的多比特流下载。2.根据权利要求1所述的支持多比特流下载的FPGA，其特征在于，所述控制模块为单片机芯片。3.根据权利要求1所述的支持多比特流下载的FPGA，其特征在于，所述控制模块包括：模式选择单元和处理单元；其中，所述模式选择单元电连接所述处理单元，用于选择比特流数据；所述处理单元电连接所述FPGA芯片，用于将所述比特流数据下载至所述FPGA芯片。4.根据权利要求3所述的支持多比特流下载的FPGA，其特征在于：所述处理单元的第一I/O端电连接所述FPGA芯片的指示管脚，用于指示所述比特流数据下载完成；所述处理单元的第二I/O端电连接所述FPGA芯片的状态管脚，用于指示所述比特流下载状态；所述处理单元的第三I/O端电连接所述FPGA芯片的片选信号脚，用于指示所述FPGA芯片的配置状态；所述处理单元的第四I/O端电连接所述FPGA芯片的编程模式管脚，用于指示所述比特流数据下载的起...

【专利技术属性】
技术研发人员：孙浩涛，褚惠芬，贾红，程显志，韦嶔，陈维新，
申请(专利权)人：西安智多晶微电子有限公司，
类型：发明
国别省市：陕西,61