本发明专利技术涉及一种计算装置，它根据下述配置由一逻辑装入部件（ＰＬＵ）控制，并可在运行时间过程中进行配置和重新配置：本发明专利技术提供一算术逻辑部件（ＥＡＬＵ），它的功能和联网在寄存器中编程。寄存器内可在处理大量数据而不必对处理机（ＰＡＥ）重新编程。为了控制算术逻辑部件（ＥＡＬＵ），本发明专利技术提供一状态机（ＳＭ－ＵＮＩＴ）；另外还分别为每一种运算数和结果提供寄存器（分别是Ｏ－ＲＥＧ和Ｒ－ＲＥＱ），这些寄存器是按照部分充当移位寄存器设计的。结果寄存器数据经过一多路转换器（Ｒ１０－ＭＵＸ）反馈到ＥＡＬＵ的一个输入端。一总线多路转换部件（ＢＭ－ＵＮＩＴ）有可能自总线系统读取数据和将结果输送到总线系统，同时。在有多个接收机的情况下，总线部件可以自动将数据传送给多个接收机，寄存器防止ＥＡＬＵ中的数据处理系统访问总线，因此，每一个ＰＡＥ可视为一个独立的装置，其中，ＰＡＥ的配置和重新配置不影响数据发动机和接收机或各个独立的ＰＡＥ。（*该技术在2017年保护过期，可自由使用*）
【技术实现步骤摘要】
1.本专利技术的背景1.1技术现状在公开说明书DE 16 881 A1中描述了一种进行数据处理的技术。其中，在其功能和联网中广泛地运用了可自由配置的、均匀排列的元件。与上述公开说明书无关，为了设计由许多单一的逻辑元件构成的运算器和数据处理装置，EPGA部件(可自由编程逻辑部件)得到了越来越多地应用。另外一个已知的技术是设计由在很大程度上固定联网的固定程控运算器，即所谓的脉冲处理机构成的数据处理装置。1.2问题1.2.1根据DE44 16 881 A1的部件根据DE 44 16 881 A1所述技术的部件(以下简称为VPU)是基于大量的小型逻辑元件以很高的代价配置起来的。为了控制一个逻辑元件，要在一个静态存储器(SRAM)内提供许多控制位。每一个逻辑元件具备一个SRAM地址。需要配置的SRAM部件数量很大，这必然导致很大的空间需求量和花费很多时间，才能配置和重新配置一个这样的部件。高空间需求特别不能接受，因为一VPU的处理能力是随着元件数量的增加而提高。但是，一个部件的可利用面积受到芯片制造技术的限制。芯片的价格与芯片的面积成平方关系。基于多重图象显示的下一个邻点联网结构，广播通信，也就是把数据同时发送给多个接收机，是不可能的。如果VPU在运行中进行重新配置，则一行需要达到短暂的重新配置时间。然而，与此相反，为了重新配置芯片，需要拥有大量的配置数据。不存在将元件与电源分离或缓慢地提供时钟脉冲的可能性，以便把损耗功率减少到最低限度。1.2.2 FPGA部件对于上述应用领域至关重要的FPGA部件，多半是由多路或查表结构(LUT)组成的。执行采用了SRAM部件。由于拥有很多小SRAM部件，所以其配置费用很高。需要有大量的数据，要求花费相当多的时间进行配置和重新配置。SRAM部件需要占用很多空间。但是一个部件的可用面积受芯片制造技术的限制。价格的上升与芯片面积大致成平方关系。SRAM所依赖的技术由于在SRAM上的存取时间而比直接集成逻辑要慢。虽然很多FPGA部件建立在总线结构上，但根本没有广播通信能力，迅速而有效地同时向多个接收机发送数据。如果要FPGA部件在运行中进行重新配置，则迫切需要达到很短的配置时间。但这样就需要有大量的配置数据。FPGA部件对运行中有意义的重新配置完全不提供支持。编程人员必须顾及过程能正常进行，对数据和相关的逻辑不存在有干扰作用的影响。把损耗功率减少到最低限度的智能逻辑是不存在的。没有专门的功能部件允许把运行状态的信息反馈给控制FPGA的逻辑电路。1.2.3脉动处理机脉动处理机上完全取消了重新配置，不过这种处理机是没有灵活性的，因为它有刚性的内部结构。指令在每一循环中都被重新解码。正如在上面两节中已经说明的，缺少执行广播通信和把损耗功率减少到最低限度的功能。1.3本专利技术的改进，任务本专利技术包括一个级联的运算器，该运算器在其功能上和联网方面具有灵活性，是可配置的。在执行算法的过程中不需要指令解码。它在运行中是可重新配置的，对周围的运算器、处理模块和数据流没有影响。配置数据的量很小，这对空间需求量和配置速度的影响都是有利的。为了迅速和有效地分配大量数据，经过内部总线系统支持广播通信。运算器配备了省电功能，借以可完全切断功率消耗，同样还有时钟分配器，可使运算器以较小的时钟脉冲工作。为了把内部状态反馈给外部控制电路，有特别的机制可供使用。2.本专利技术的说明2.1本专利技术概况，简介本专利技术说明根据DE 44 16 881 A1一种元件或已知FPGA元件的结构或已知的FPGA部件集成于这种元件中的是一围绕特殊功能扩充了的、进行数据处理的算术逻辑部件(EALU)。这种EALU经过一功能寄存器进行配置，因而可明显地降低配置所需要的数据量。元件可经过一总线系统进行自由级联，让EALU经过输入、输出寄存器与总线系统分离。输出寄存器返回到EALU的一输入上，以便能进行串行操作。接入到总线接受一总线控制部件，该总线控制部件根据总线寄存器相应地与总线耦合。这样就构成了能够将数据分配给多个接收机(广播通信)的器件。一个同步电路经过总线系统控制多个元件之间的数据交换。EALU、同步电路、总线控制部件和寄存器的电路连接方法使得一个元件可以在运行中独立于其它外围元件被重新配置。经过功能寄存器可以配置一个与元件断开的省电模式，同样可以接通减低工作频率的时钟分配器。2.2本专利技术的详细说明本专利技术说明符合DE 44 16 881 A1主旨的一种元件(PAE＝阵列处理机)或已知的FPGA元件的结构，其中，阵列处理机可与一阵列(处理阵列＝PA)级联。一个阵列处理机由许多个功能部件构成。2.3 EALU运算器由一个固定在逻辑电路中执行的扩充算术逻辑部件(EALU)组成。一个EALU就是符合当前技术水准的普通的算术逻辑部件(ALU)，它通过特殊功能，诸如计数器之类，而加以扩充。这种EALU能进行大量的算术和逻辑运算，无须在这里作详细规定，因为可以根据当前技术水准追溯到ALU。EALU直接存取它自己的结果，对此，我们将在后面作为运算数加以追述。这样，计数器或串行操作，诸如串行乘法、除法或级数展开，都是可行的。EALU除了它的结果以外，还提供信号CarryOut-AlessB和AequalB-Odetect。CarryOut-AlessB或者在算术运算时说明进位，或者在利用减去两个值进行比较时，进位也就是CarryOut-AlessB，说明A＜B或B＜A，取决于求反的运算数。这个信号是通过一个全加器产生的普通进位。AequalB-Odetect说明在结果寄存器R-REGsft中的结果等于0。这个信号经过一“或非”从结果中产生。两个信号被用来对状态进行简单处理，并可以重新提供给PLU(逻辑装入部件)。其它的状态信号根据应用情况是可执行的。EALU的功能在一功能寄存器(F-PLUREG)中配置。2.3.1 O-REGEALU的输入运算数被存储在两个独立的运算数寄存器(O-REG)中。借此，这些运算数可供使用，与提供数据的部件(数据发送器)的状态无关。这是必要的，以便能实现与总线脱开和PA(PA＝处理阵列)的自由重新配置。一个或两个O-REG具有移位功能，由每一个相关O-REG的EALU进行控制。移位功能允许在EALU中进行串行操作，诸如乘法或除法等。具有移位功能的O-REG被称为O-REGsft。2.3.2 R-REGsftEALU的结果被存储在一个结果寄存器中(R-REGsft)。由此实现了时间上与一个或数个接收结果的部件(数据接收机)的不相关性。R-REGsft具有移位功能，由EALU控制，因而允许进行串行操作。2.3.3 R2O-MUX存在于R-REGsff中的结果数据，经过在两个O-REG中的一个与EALU之间的一多路转换器(R2O-MUX)作为运算数并入电路，以保证串行操作、计数器和类似功能结果的反馈。多路转换器通过F-PLUREG调整。2.2.4时钟脉冲周期重要的，但不是迫切需要的事，是在一时钟脉冲边沿上控制O-REG(sft)并在其后否定的时钟脉冲边沿上控制O-REGsft。这样，EALU就有一个“半时钟脉冲”可用来执行其功能。第二个“半时钟脉冲”供信号传输时间和多路转换器使用。于是有可能在每一个时钟脉冲中进行一次完整的运算本文档来自技高网...
【技术保护点】
在处理机（ＣＰＵ）、多计算机系统、数据流处理机（ＤＦＰ）、数字信号处理机（ＤＳＰ）、脉动处理机和可编程逻辑部件（ＦＰＧＡ）中使用，由逻辑装入部件控制，对数字和逻辑运算进行处理，可配置并在运行时间可重新配置的阵列处理机（ＰＡＥ），其特征在于，ａ）设有一个可编程计算装置（ＥＡＬＵ扩充算术逻辑部件），执行数学和逻辑基本功能，ｂ）计算装置的功能和联网在寄存器中编程，并能在无须对ＰＡＥ重新编程的情况下处理大量数据，ｃ）为了控制计算部件装置（ＥＡＬＵ），有一状态机（ＳＭ－ＵＮ ＩＴ）存在，ｄ）分别为每一运算数和结果设有寄存器（分别是Ｏ－ＲＥＧ和Ｒ－ＲＥＧ），这些寄存器可部分地充当移位寄存器使用，ｅ）结果寄存器的数据经过一多路转换器（Ｒ２Ｏ－ＭＵＸ）反馈到一ＥＡＬＵ的输入端，ｆ）一总线部件（ＢＭ－ＵＮＩ Ｔ）允许总线系统的数据拾取，或结果向总线系统的馈送，同时，总线部件可将数据发送给多个接收机，并且，多个接收机自动实现同步，ｇ）总线访问经过寄存器与ＥＡＬＵ中的数据处理脱开，每个ＰＡＥ可视为独立的部件，特别是，一ＰＡＥ的配置和重新配置对数 据发送和接收机以及独立的ＰＡＥ没有干扰性的影响，ｈ）数据传输过程经过一状态机（ＳＹＮＣ－ＵＮＩＴ）自动控制，为此有同步交换传输线路ｏＲＤＹ，ｏＡＣＫ，ｒＲＤＹ和ｒＡＣＫ提供使用，ｉ）信号返回到ＰＬＵ，以识别ＰＡＥ的处理和重新配置状态 （ＳｔａｔｅＢａｃｋ－ＵＮＩＴ）。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：马丁福尔巴赫，
申请(专利权)人：PACT信息技术有限公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。