A semiconductor memory device may include a selection transistor on a semiconductor substrate, an interlayer insulation layer covering the selection transistor, a drain region connected to the selection transistor and constructed as a lower contact plug penetrating the interlayer insulation layer, and a magnetic tunnel junction pattern connected to the lower contact plug. The lower contact plug may include a metal pattern and a cover metal pattern in contact with the top surface of the metal pattern. The cover metal pattern may include a top surface having a surface roughness smaller than that of the top surface of the metal pattern. The magnetic tunnel junction pattern may include a bottom electrode and a top electrode, a lower magnetosphere and an upper magnetosphere between the top electrode and the bottom electrode, and a tunnel barrier layer between the lower magnetosphere and the upper magnetosphere.
【技术实现步骤摘要】
半导体存储器件
本公开涉及半导体存储器件,具体地,涉及包括磁隧道结的半导体存储器件。
技术介绍
随着便携式计算设备和无线通信设备越来越多的使用,便携式计算设备和无线通信设备中所要包括的存储器件会需要更高的密度、更低的功率和/或非易失的性质。磁存储器件能够满足上述技术要求。用于磁存储器件的示例数据存储机制是磁隧道结(MTJ)的隧道磁阻(TMR)效应。例如,具有MTJ的磁存储器件已被开发为包括具有百分之几百到百分之几千的TMR比率的一个或更多个MTJ。
技术实现思路
本专利技术构思的一些示例实施方式包括具有改善的电特性的半导体存储器件。根据本专利技术构思的一些示例实施方式,一种半导体存储器件可以包括在半导体衬底上的选择晶体管、覆盖选择晶体管的层间绝缘层、联接到选择晶体管的漏极区域并构造为穿透层间绝缘层的下接触插塞、以及联接到下接触插塞的磁隧道结图案。下接触插塞可以包括金属图案以及与金属图案的顶表面接触的盖金属图案,金属图案的顶表面具有第一表面粗糙度,盖金属图案包括顶表面,盖金属图案的该顶表面具有第二表面粗糙度,第二表面粗糙度小于第一表面粗糙度。磁隧道结图案可以包括底电极、顶电极、在顶电极与底电极之间的下磁层和上磁层、以及在下磁层与上磁层之间的隧道势垒层。根据本专利技术构思的一些示例实施方式,一种半导体存储器件可以包括在半导体衬底上的下接触插塞。下接触插塞可以穿透层间绝缘层。下接触插塞可以包括:金属图案,其穿透层间绝缘层的下部,金属图案包括第一金属性材料,金属图案具有向下弯曲的顶表面;以及盖金属图案,其与金属图案直接接触并穿透层间绝缘层的上部。半导体存储器件可以包括 ...
【技术保护点】
1.一种半导体存储器件,包括:选择晶体管,在半导体衬底上;层间绝缘层,覆盖所述选择晶体管;下接触插塞,联接到所述选择晶体管的漏极区域并且构造为穿透所述层间绝缘层,所述下接触插塞包括金属图案和与所述金属图案的顶表面接触的盖金属图案,所述金属图案的所述顶表面具有第一表面粗糙度,所述盖金属图案包括顶表面,所述盖金属图案的所述顶表面具有第二表面粗糙度,所述第二表面粗糙度小于所述第一表面粗糙度;以及磁隧道结图案,联接到所述下接触插塞,所述磁隧道结图案包括底电极、顶电极、在所述顶电极与所述底电极之间的下磁层和上磁层、以及在所述下磁层与所述上磁层之间的隧道势垒层。
【技术特征摘要】
2017.09.12 KR 10-2017-01167761.一种半导体存储器件,包括:选择晶体管,在半导体衬底上;层间绝缘层,覆盖所述选择晶体管;下接触插塞,联接到所述选择晶体管的漏极区域并且构造为穿透所述层间绝缘层,所述下接触插塞包括金属图案和与所述金属图案的顶表面接触的盖金属图案,所述金属图案的所述顶表面具有第一表面粗糙度,所述盖金属图案包括顶表面,所述盖金属图案的所述顶表面具有第二表面粗糙度,所述第二表面粗糙度小于所述第一表面粗糙度;以及磁隧道结图案,联接到所述下接触插塞,所述磁隧道结图案包括底电极、顶电极、在所述顶电极与所述底电极之间的下磁层和上磁层、以及在所述下磁层与所述上磁层之间的隧道势垒层。2.根据权利要求1所述的半导体存储器件,其中所述盖金属图案的所述顶表面与所述磁隧道结图案的所述底电极直接接触。3.根据权利要求1所述的半导体存储器件,其中所述金属图案的所述顶表面不与所述磁隧道结图案直接接触。4.根据权利要求1所述的半导体存储器件,其中所述金属图案包括第一金属性材料,以及所述盖金属图案包括第二金属性材料,所述第二金属性材料不同于所述第一金属性材料。5.根据权利要求4所述的半导体存储器件,其中所述第一金属性材料包括钨,以及所述第二金属性材料包括钛氮化物。6.根据权利要求1所述的半导体存储器件,其中所述盖金属图案和所述底电极包括共同的金属性材料。7.根据权利要求1所述的半导体存储器件,其中所述金属图案的中心部分的高度小于所述金属图案的边缘部分的高度。8.根据权利要求1所述的半导体存储器件,其中所述盖金属图案的宽度小于所述磁隧道结图案的所述底电极的宽度。9.根据权利要求1所述的半导体存储器件,其中所述盖金属图案的所述顶表面在比所述层间绝缘层的顶表面的水平高的水平处。10.根据权利要求1所述的半导体存储器件,其中所述下接触插塞还包括阻挡金属图案,所述阻挡金属图案覆盖所述金属图案的侧表面和所述金属图案的底表面,所述阻挡金属图案在所述金属图案的所述侧表面上具有第一厚度,以及所述盖金属图案在所述金属图案的所述顶表面上具有第二厚度,所述第二厚度大于所述第一厚度。11.根据权利要求10所述的半导体存储器件...
【专利技术属性】
技术研发人员:朴基喆,金基雄,石瀚率,权炳昊,尹普彦,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。