一种碳化硅肖特基二极管制造技术

本发明专利技术公开了一种碳化硅肖特基二极管，包括阴极金属层，设置在阴极金属层上的N+型衬底，设置在N+型衬底上的N‑型外延层，设置在N‑型外延层内且与N‑型外延层上表面平齐的P型区，设置在N‑型外延层上的复合金属层，设置在复合金属层上的金属加厚层和设置在N‑型外延层上且在N‑型外延层两端的钝化层，钝化层覆盖金属加厚层的四周，P型区间隔分布；复合金属层包括设置在P型区上的高势垒金属区和设置在高势垒金属区的间隔内的低势垒金属区。本发明专利技术P型区与高势垒金属区接触，N‑型外延层与低势垒金属区接触，P型区和N‑型外延层采用不同的接触金属，提高了碳化硅肖特基二极管的抗浪涌能力。

【技术实现步骤摘要】
一种碳化硅肖特基二极管
本专利技术涉及半导体器件
，尤其涉及一种碳化硅肖特基二极管。
技术介绍
碳化硅(SiC)肖特基二极管属于多子导电器件，与硅PiN二极管正向导通时存在电导调制效应不同，SiC肖特基二极管漂移区内不存在非平衡少子参与导电。因此，SiC肖特基二极管的反向恢复速度快，反向恢复电荷极小，约为同等级硅PiN二极管的10％以下，相应的，SiC肖特基二极管应用于电路中时由反向恢复所带来的损耗也减小到10％以下。对于二极管，正向浪涌电流值是考量器件性能的一个重要指标。在实际电路中，由于外部信号干扰、电网电压不稳定等偶发原因，二极管中会有一个时间极短的浪涌电流通过，持续时间为10μs～10ms之间，大小为几倍～几百倍的器件额定电流。因此，为了保证器件和系统的可靠性，要求二极管器件必须具有一定的抗浪涌电流能力，抗浪涌电流能力越大器件可靠性越高。目前，SiC肖特基二极管抗浪涌能力远小于同等级硅PiN二极管，器件的可靠性有待提高。
技术实现思路
本专利技术实施例提供了一种碳化硅肖特基二极管，旨在解决现有技术中SiC肖特基二极管抗浪涌能力不高的问题。本专利技术实施例提供了一种碳化硅肖特本文档来自技高网...

【技术保护点】
1.一种碳化硅肖特基二极管，其特征在于，包括阴极金属层，设置在所述阴极金属层上的N+型衬底，设置在所述N+型衬底上的N‑型外延层，设置在所述N‑型外延层内且与所述N‑型外延层上表面平齐的P型区，设置在所述N‑型外延层上的复合金属层，设置在所述复合金属层上的金属加厚层和设置在所述N‑型外延层上且在所述N‑型外延层两端的钝化层，所述钝化层覆盖所述金属加厚层的四周，所述P型区间隔分布；所述复合金属层包括设置在所述P型区上的高势垒金属区和设置在所述高势垒金属区的间隔内的低势垒金属区。

【技术特征摘要】
1.一种碳化硅肖特基二极管，其特征在于，包括阴极金属层，设置在所述阴极金属层上的N+型衬底，设置在所述N+型衬底上的N-型外延层，设置在所述N-型外延层内且与所述N-型外延层上表面平齐的P型区，设置在所述N-型外延层上的复合金属层，设置在所述复合金属层上的金属加厚层和设置在所述N-型外延层上且在所述N-型外延层两端的钝化层，所述钝化层覆盖所述金属加厚层的四周，所述P型区间隔分布；所述复合金属层包括设置在所述P型区上的高势垒金属区和设置在所述高势垒金属区的间隔内的低势垒金属区。2.如权利要求1所述的碳化硅肖特基二极管，其特征在于，所述N-型外延层厚度为5μm～35μm，掺杂浓度为1×1015cm-3～5×1016cm-3。3.如权利要求1所述的碳化硅肖特基二极管，其特征在于，所述P型区通过离子注入的方式实现，离子注入能量为10KeV～600KeV，离子注入剂量为2×1012cm-2～5×1014cm-2。4.如权利要求1所述的碳化硅肖特基二极管，其特征在于，所述N-型外延层上端部设有若干个区域，所述P型区设置在所述若干个...

【专利技术属性】
技术研发人员：张力江，王永维，付兴中，周国，樊帆，杨志虎，马杰，王国清，李飞，廖龙忠，毕胜赢，梁东升，崔玉兴，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：河北,13