具有介电隔离的多鳍高度制造技术

本发明专利技术涉及具有介电隔离的多鳍高度，揭示一种形成有不同鳍高度且与底下半导体衬底介电隔离的半导体鳍片的方法。通过蚀刻设置于衬底上面的活性外延层可形成所述鳍片。中介牺牲外延层可用来模塑活性外延层的成长，然后移除它且用隔离介电层回填。该隔离介电层可设置在所述鳍片的底面与衬底之间，而且例如可在用来界定所述鳍片的蚀刻工艺之后沉积。在衬底的不同区域内，有不同高度的介电隔离鳍片可具有实质共面的顶面。

【技术实现步骤摘要】
具有介电隔离的多鳍高度
本申请案大体涉及半导体装置的制造，且更特别的是，涉及形成具有不同鳍高度的电隔离鳍片的FinFET。
技术介绍
例如鳍式场效晶体管(FinFET)的全空乏装置为致能缩小下一代门极(gate)长度至14纳米及以下的候选者。鳍式场效晶体管(FinFET)为使晶体管通道在半导体衬底的表面上隆起而不是使通道位在或略低于该表面的三维架构。用隆起的信道，门极可缠绕通道的侧面，这提供装置的改良静电控制。FinFET的制造通常利用自对准工艺以使用选择性蚀刻技术在衬底的表面上产生极薄的鳍片，例如，20纳米宽或更小。然后，沉积接触各鳍片的多个表面的门极结构以形成多门极架构。使用门极最先(gate-first)或门极最后(gate-last)工艺可形成该门极结构。为了避免功能门极材料暴露于与激活相关的热预算(thermalbudget)，例如取代金属门极(replacementmetalgate；RMG)工艺的门极最后工艺使用在装置激活之后被功能门极取代的牺牲或虚拟门极，亦即，在鳍片的源极/漏极区的掺杂物植入及相关驱入退火(drive-inanneal)之后。相比于与衬底相连的鳍片，本文档来自技高网...

【技术保护点】
1.一种形成结构的方法，其包含：沉积一第一外延层于一半导体衬底上；沉积一第二外延层于该第一外延层上；形成穿过该第二外延层及该第一外延层的数个开口，其中，所述开口伸入该半导体衬底；在所述开口内沉积一介电层；在该介电层的上侧壁表面上面形成一侧壁间隔体层；使用该侧壁间隔体层作为一蚀刻掩模来蚀刻该第二外延层以形成各自设置于该介电层的一侧壁表面上面的数个半导体鳍片；从所述鳍片下面移除该第一外延层；以及沉积在所述鳍片下面的一隔离层。

【技术特征摘要】
2017.09.07 US 15/697,6611.一种形成结构的方法，其包含：沉积一第一外延层于一半导体衬底上；沉积一第二外延层于该第一外延层上；形成穿过该第二外延层及该第一外延层的数个开口，其中，所述开口伸入该半导体衬底；在所述开口内沉积一介电层；在该介电层的上侧壁表面上面形成一侧壁间隔体层；使用该侧壁间隔体层作为一蚀刻掩模来蚀刻该第二外延层以形成各自设置于该介电层的一侧壁表面上面的数个半导体鳍片；从所述鳍片下面移除该第一外延层；以及沉积在所述鳍片下面的一隔离层。2.如权利要求1所述的方法，其特征在于，该第一外延层包含硅锗且该第二外延层包含硅。3.如权利要求1所述的方法，进一步包含在形成所述开口之前，平坦化该第二外延层。4.如权利要求1所述的方法，进一步包含在形成所述开口之前，形成一覆盖层于该第二外延层上面。5.如权利要求4所述的方法，其特征在于，形成该侧壁间隔体层包含移除该覆盖层以暴露该介电层的该上侧壁表面。6.如权利要求1所述的方法，其特征在于，所述开口包含平行的沟槽。7.如权利要求1所述的方法，其特征在于，该半导体衬底包括一隆起区与毗邻该隆起区的一下凹区，以及所述鳍片在该隆起区上面有一第一高度且在该下凹区上面有大于该第一高度...

【专利技术属性】
技术研发人员：吴旭升，亓屹，彭建伟，罗先庆，顾四朋，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY