MOS晶体管的制造方法技术

本发明专利技术公开了一种MOS晶体管的制造方法，包括步骤：步骤一、在半导体衬底表面的第二导电类型阱的表面形成栅极结构；步骤二、进行轻掺杂漏站点工艺，包括如下分步骤：步骤21、进行非结晶离子注入；步骤22、进行两次以上的碳离子注入，调节各次碳离子注入的注入角度和注入深度，从而保证各深度处的碳阻挡区的第一侧都位于后续形成的口袋注入区的第一侧的内侧，减少或防止口袋注入区的杂质向沟道侧的第二导电类型阱中扩散。步骤23、进行口袋离子注入形成口袋注入区。步骤24、进行轻掺杂漏注入。本发明专利技术能减少或防止口袋注入区的杂质向沟道侧的阱中扩散从而减少或防止对沟道产生不利影响，抑制沟道中的掺杂的随机波动，提高器件的稳定性。

【技术实现步骤摘要】
MOS晶体管的制造方法
本专利技术涉及一种半导体集成电路制造方法，特别涉及一种MOS晶体管的制造方法。
技术介绍
如图1所示，是现有MOS晶体管的制造方法形成的器件结构图，现有MOS晶体管的制造方法包括如下步骤：步骤一、在半导体衬底表面形成有第二导电类型阱101，在所述第二导电类型阱101的表面形成栅极结构，被所述栅极结构所覆盖区域的所述第二导电类型阱101表面用于形成沟道。所述半导体衬底为硅衬底。步骤二、进行轻掺杂漏站点工艺，包括如下分步骤：步骤21、进行非结晶离子注入形成硅非晶化区104。所述非结晶离子注入的注入杂质为硅或锗。步骤22、进行一次碳离子注入形成碳阻挡区106。步骤23、进行口袋离子注入形成所述口袋注入区107。步骤24、进行轻掺杂漏注入形成轻掺杂漏区105。所述轻掺杂漏区105的深度大于所述硅非晶化区104的深度，所述口袋注入区107的深度大于所述轻掺杂漏区105的深度。所述非结晶离子注入、所述碳离子注入、所述口袋离子注入和所述轻掺杂漏注入都和所述栅极结构的侧面自对准。还包括如下步骤：步骤三、在所述栅极结构的侧面形成侧墙。步骤四、以所述侧墙的侧面为自对准条件进行源漏注入在所述栅极结构的两侧形成源区108a和漏区108b。MOS晶体管为NMOS管，所述第二导电类型为P型，所述口袋离子注入的注入杂质为P型杂质，所述轻掺杂漏注入的注入杂质为N型杂质，所述源漏注入的注入杂质为N型杂质。也能为：MOS晶体管为PMOS管，所述第二导电类型为N型，所述口袋离子注入的注入杂质为N型杂质，所述轻掺杂漏注入的注入杂质为P型杂质，所述源漏注入的注入杂质为P型杂质。图1中的，所述栅极结构由栅介质层102和多晶硅栅103叠加而成。MOS晶体管为28nm以下工艺节点的HKMG类型器件，步骤一中的所述栅极结构为伪栅，所述伪栅在所述源区108a和所述漏区108b形成之后被去除，之后在所述伪栅的去除区域形成HKMG。HKMG由高介电常数层组成栅介质层102和金属栅叠加而成。所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。所述金属栅的材料为Al。也能为：MOS晶体管为28nm以下工艺节点的LP类型器件即28LP类型器件，此时，所述栅介质层102为氮氧化硅层。由图1所示可知，现有方法采用一次碳离子注入形成所述碳阻挡区106具有如下缺陷，碳阻挡区106由于是采用带角度注入实现，使得在碳阻挡区106的深度大于口袋注入区107的深度的条件下，碳阻挡区106的顶部无法保证对口袋注入区107的良好覆盖，如虚线圈109所示；这样在碳阻挡区106对口袋注入区107覆盖薄弱的区域容易产生口袋注入区107的杂质向沟道区域扩散。由口袋注入区107的掺杂类型和沟道区域中的掺杂类型相同，例如：对于NMOS管都是P型，杂质扩散后就会是沟道区域的P型掺杂增加，从而会提高器件的阈值电压；同时，由于在同一半导体衬底上会集成有多个MOS晶体管，而各区域处的口袋注入区107的杂质向沟道区域的扩散量并不会一致，这就使得口袋注入区107的杂质扩散对各区域的NMOS管的阈值电压的影响不一致，会有波动(variation)，这种波动是随掺杂随机波动(randomdopantfluctuation)。
技术实现思路
本专利技术所要解决的技术问题是提供一种MOS晶体管的制造方法，能减少或防止口袋注入区的杂质向沟道侧的阱中扩散从而减少或防止对沟道产生不利影响，抑制沟道中的掺杂的随机波动，提高器件的稳定性。为解决上述技术问题，本专利技术提供的MOS晶体管的制造方法包括如下步骤：步骤一、在半导体衬底表面形成有第二导电类型阱，在所述第二导电类型阱的表面形成栅极结构，被所述栅极结构所覆盖区域的所述第二导电类型阱表面用于形成沟道。步骤二、进行轻掺杂漏站点工艺，包括如下分步骤：步骤21、进行非结晶离子注入形成硅非晶化区。步骤22、进行碳离子注入形成碳阻挡区，所述碳离子注入的次数至少包括两次，调节各次碳离子注入的注入角度和注入深度来调节所述碳阻挡区的深度以及各深度处的所述碳阻挡区的第一侧向所述栅极结构内侧延伸的横向距离，并保证后续形成的口袋注入区位于所述碳阻挡区的深度范围内且在各所述深度处所述碳阻挡区的第一侧都位于所述口袋注入区的第一侧的内侧，减少或防止所述口袋注入区的第一侧向所述栅极结构所覆盖区域的所述第二导电类型阱中扩散并进而减少或防止对沟道产生不利影响。步骤23、进行口袋离子注入形成所述口袋注入区。步骤24、进行轻掺杂漏注入形成轻掺杂漏区。进一步的改进是，所述半导体衬底为硅衬底。进一步的改进是，所述非结晶离子注入的注入杂质为硅或锗。进一步的改进是，步骤22中所述碳离子注入的次数为两次，第一次碳离子注入的注入深度大于第二次碳离子注入的注入深度以及所述第一次碳离子注入的注入角度小于所述第二碳离子注入的注入角度。进一步的改进是，所述轻掺杂漏区的深度大于所述硅非晶化区的深度，所述口袋注入区的深度大于所述轻掺杂漏区的深度。进一步的改进是，所述非结晶离子注入、所述碳离子注入、所述口袋离子注入和所述轻掺杂漏注入都和所述栅极结构的侧面自对准。进一步的改进是，还包括如下步骤：步骤三、在所述栅极结构的侧面形成侧墙。步骤四、以所述侧墙的侧面为自对准条件进行源漏注入在所述栅极结构的两侧形成源区和漏区。进一步的改进是，MOS晶体管为NMOS管，所述第二导电类型为P型，所述口袋离子注入的注入杂质为P型杂质，所述轻掺杂漏注入的注入杂质为N型杂质，所述源漏注入的注入杂质为N型杂质。进一步的改进是，MOS晶体管为PMOS管，所述第二导电类型为N型，所述口袋离子注入的注入杂质为N型杂质，所述轻掺杂漏注入的注入杂质为P型杂质，所述源漏注入的注入杂质为P型杂质。进一步的改进是，所述栅极结构由栅介质层和多晶硅栅叠加而成。进一步的改进是，MOS晶体管为28nm以下工艺节点的低功耗(lowpower，LP)类型器件，所述栅介质层为氮氧化硅层。进一步的改进是，MOS晶体管为28nm以下工艺节点的HKMG类型器件，步骤一中的所述栅极结构为伪栅，所述伪栅在所述源区和所述漏区形成之后被去除，之后在所述伪栅的去除区域形成HKMG。进一步的改进是，HKMG由高介电常数层组成栅介质层和金属栅叠加而成。进一步的改进是，所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。进一步的改进是，所述金属栅的材料为Al。本专利技术在轻掺杂漏站点工艺中对碳阻挡层的形成工艺做了特别的设定，主要是将碳阻挡层的碳离子注入分成了两次以上，各次碳离子注入的注入角度和注入深度不同，这样能够补偿单次碳离子注入所带来的不足，使得能同时是碳阻挡层的深度和各深度处的碳阻挡区的第一侧向栅极结构内侧延伸的横向距离都得到调节，从而使得在各深度处都能实现碳阻挡区的第一侧都位于口袋注入区的第一侧的内侧，由于就能减少或防止口袋注入区的第一侧向栅极结构所覆盖区域的第二导电类型阱中扩散并进而减少或防止对沟道产生不利影响，从而能抑制沟道中的掺杂的随机波动，提高器件的稳定性。附图说明下面结合附图和具体实施方式对本本文档来自技高网...

【技术保护点】
1.一种MOS晶体管的制造方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面形成有第二导电类型阱，在所述第二导电类型阱的表面形成栅极结构，被所述栅极结构所覆盖区域的所述第二导电类型阱表面用于形成沟道；步骤二、进行轻掺杂漏站点工艺，包括如下分步骤：步骤21、进行非结晶离子注入形成硅非晶化区；步骤22、进行碳离子注入形成碳阻挡区，所述碳离子注入的次数至少包括两次，调节各次碳离子注入的注入角度和注入深度来调节所述碳阻挡区的深度以及各深度处的所述碳阻挡区的第一侧向所述栅极结构内侧延伸的横向距离，并保证后续形成的口袋注入区位于所述碳阻挡区的深度范围内且在各所述深度处所述碳阻挡区的第一侧都位于所述口袋注入区的第一侧的内侧，减少或防止所述口袋注入区的第一侧向所述栅极结构所覆盖区域的所述第二导电类型阱中扩散并进而减少或防止对沟道产生不利影响；步骤23、进行口袋离子注入形成所述口袋注入区；步骤24、进行轻掺杂漏注入形成轻掺杂漏区。

【技术特征摘要】
1.一种MOS晶体管的制造方法，其特征在于，包括如下步骤：步骤一、在半导体衬底表面形成有第二导电类型阱，在所述第二导电类型阱的表面形成栅极结构，被所述栅极结构所覆盖区域的所述第二导电类型阱表面用于形成沟道；步骤二、进行轻掺杂漏站点工艺，包括如下分步骤：步骤21、进行非结晶离子注入形成硅非晶化区；步骤22、进行碳离子注入形成碳阻挡区，所述碳离子注入的次数至少包括两次，调节各次碳离子注入的注入角度和注入深度来调节所述碳阻挡区的深度以及各深度处的所述碳阻挡区的第一侧向所述栅极结构内侧延伸的横向距离，并保证后续形成的口袋注入区位于所述碳阻挡区的深度范围内且在各所述深度处所述碳阻挡区的第一侧都位于所述口袋注入区的第一侧的内侧，减少或防止所述口袋注入区的第一侧向所述栅极结构所覆盖区域的所述第二导电类型阱中扩散并进而减少或防止对沟道产生不利影响；步骤23、进行口袋离子注入形成所述口袋注入区；步骤24、进行轻掺杂漏注入形成轻掺杂漏区。2.如权利要求1所述的MOS晶体管的制造方法，其特征在于：所述半导体衬底为硅衬底。3.如权利要求2所述的MOS晶体管的制造方法，其特征在于：所述非结晶离子注入的注入杂质为硅或锗。4.如权利要求1所述的MOS晶体管的制造方法，其特征在于：步骤22中所述碳离子注入的次数为两次，第一次碳离子注入的注入深度大于第二次碳离子注入的注入深度以及所述第一次碳离子注入的注入角度小于所述第二碳离子注入的注入角度。5.如权利要求1所述的MOS晶体管的制造方法，其特征在于：所述轻掺杂漏区的深度大于所述硅非晶化区的深度，所述口袋注入区的深度大于所述轻掺杂漏区的深度。6.如权利要求1所述的MOS晶体管的制造方法，其特征在于：所述非结晶离子注入、所述碳离子注入、所述口袋离子注入和所述轻掺杂漏注入都和所述栅极结...

【专利技术属性】
技术研发人员：陈品翰，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31