散热器件和方法技术

在实施例中，器件包括：位于中介层上方并且电连接至中介层的管芯堆叠件，管芯堆叠件包括最顶集成电路管芯，最顶集成电路管芯包括：具有前侧和与前侧相对的背侧的衬底，衬底的前侧包括有源表面；从衬底的背侧至少部分地延伸至衬底内的伪衬底通孔(TSV)，伪TSV与有源表面电隔离；位于最顶集成电路管芯上方的热界面材料；以及位于热界面材料中的伪连接件，热界面材料围绕伪连接件，伪连接件与最顶集成电路管芯的有源表面电隔离。本发明专利技术的实施例还涉及散热器件和方法。

Heat Dissipating Devices and Methods

In an embodiment, the device includes: a core stack located above the intermediate layer and electrically connected to the intermediate layer, a core stack comprising a top integrated circuit core, a top integrated circuit core comprising a substrate having a front side and a back opposite to the front side, a front side of the substrate comprising an active surface, and a pseudo-substrate through hole (TSV) extending at least partially from the back side of the substrate to the inside of the substrate. Pseudo-TSV and active surface electrical isolation; thermal interface material located above the top-most integrated circuit core; and pseudo-connector located in the thermal interface material, thermal interface material around the pseudo-connector, pseudo-connector and active surface electrical isolation of the top-most integrated circuit core. The embodiments of the present invention also relate to heat dissipation devices and methods.

【技术实现步骤摘要】
散热器件和方法
本专利技术的实施例涉及散热器件和方法。
技术介绍
在集成电路的封装中，可以通过接合来堆叠半导体管芯，并且可以将半导体管芯接合至其它封装组件，诸如中介层以及封装衬底。产生的封装件称为三维集成电路(3DIC)。3DIC中的散热具有挑战性。有效地消散3DIC的内部管芯中产生的热量可能存在瓶颈。在典型的3DIC中，在热量传导至散热器之前，内部管芯中产生的热量必须消散到外部组件。然而，在堆叠管芯和外部组件之间，存在不能有效地传导热量的其它材料，诸如底部填充物、模塑料等。因此，热量可能被捕获在底部堆叠管芯的内部区域中，并且引起尖端局部温度峰值(有时称为热点)。此外，由高功耗管芯产生的热量引起的热点可能导致周围管芯的热串扰问题，从而对周围管芯的性能和整个3DIC封装件的可靠性产生负面影响。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：管芯堆叠件，位于中介层上方并且电连接至所述中介层，所述管芯堆叠件包括最顶集成电路管芯，所述最顶集成电路管芯包括：衬底，具有前侧和与所述前侧相对的背侧，所述衬底的前侧包括有源表面；伪衬底通孔(TSV)，从所述衬底的背侧至少部分地延伸至所述衬底内，所述伪衬底通孔与所述有源表面电隔离；热界面材料，位于所述最顶集成电路管芯上方；以及伪连接件，位于所述热界面材料中，所述热界面材料围绕所述伪连接件，所述伪连接件与所述最顶集成电路管芯的有源表面电隔离。本专利技术的另一实施例提供了一种制造半导体器件的方法，包括：将管芯堆叠件附接至中介层；用密封剂密封所述管芯堆叠件；平坦化所述密封剂，所述密封剂与所述管芯堆叠件的顶面齐平；在所述管芯堆叠件的最顶集成电路管芯中形成凹槽，所述最顶集成电路管芯包括具有有源表面和背面的衬底，所述衬底具有第一高度，所述凹槽从所述衬底的背面延伸第一深度，所述第一深度小于所述第一高度；用第一导电材料填充所述凹槽以形成伪衬底通孔(TSV)；在所述伪衬底通孔上形成伪连接件；将热界面材料分配在所述最顶集成电路管芯上，所述热界面材料围绕所述伪连接件；以及将散热器附接至所述最顶集成电路管芯，所述散热器覆盖并且围绕所述管芯堆叠件和所述中介层。本专利技术的又一实施例提供了一种制造半导体器件的方法，包括：将管芯堆叠件附接至中介层；用密封剂密封所述管芯堆叠件；平坦化所述密封剂，所述密封剂与所述管芯堆叠件的顶面齐平；将所述热界面材料分配在所述管芯堆叠件上；在所述热界面材料中形成伪连接件，所述伪连接件的所有侧均由非导电材料围绕；以及将散热器附接至所述管芯堆叠件，所述散热器覆盖并且围绕所述管芯堆叠件和所述中介层。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据一些实施例的集成电路管芯的截面图。图2A和图2B是根据一些实施例的管芯堆叠件的截面图。图3、图4、图5、图6、图7、图8A、图8B、图9、图10、图11、图12、图13、图14和图15是根据一些实施例的用于形成半导体器件的工艺期间的中间阶段的各个视图。图16示出了根据一些其它实施例的半导体器件。图17示出了根据一些其它实施例的半导体器件。图18示出了根据一些其它实施例的半导体器件。图19示出了根据一些其它实施例的半导体器件。图20示出了根据一些其它实施例的半导体器件。图21示出了根据一些其它实施例的伪连接件。图22示出了根据一些其它实施例的用于制造半导体器件的方法的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。根据一些实施例，在中介层上形成管芯堆叠件，并且可选地在管芯堆叠件中形成伪通孔。在管芯堆叠件上方形成热界面材料，并且在热界面材料中形成伪连接件。利用热界面材料将散热器附接至管芯堆叠件。形成伪通孔和/或伪连接件可以减小沿着中介层和散热器之间的热路径的热阻，从而减小产生的器件的操作温度。图1是根据一些实施例的集成电路管芯50的截面图。集成电路管芯50可以是中介层、逻辑器件等。集成电路管芯50包括衬底52、器件54、导电插塞56、层间电介质(ILD)58、互连件60、管芯连接件62和介电材料64。集成电路管芯50可以形成在晶圆(未示出)中，该晶圆可以包括在随后的步骤中分割以形成多个集成电路管芯50的不同器件区域。衬底52具有有时称为有源侧的正面(例如，图1中朝上的表面)和有时称为无源侧的背面(例如，图1中朝下的表面)。衬底52可以是诸如掺杂或未掺杂的硅的半导体，或绝缘体上半导体(SOI)衬底的有源层。衬底52可以包括其它半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。也可以使用诸如多层或梯度衬底的其它衬底。可以在衬底52的正面中和/或衬底52的正面上形成器件54。器件54可以是晶体管、二极管、电容器、电阻器等。在集成电路管芯50是逻辑管芯的实施例中，器件54包括有源器件。在集成电路管芯50是中介层的实施例中，器件54可以是无源器件或可以被省略，从而使得集成电路管芯50没有有源器件。导电插塞56电和物理连接至器件54。ILD58围绕器件54和导电插塞56，并且包括一个或多个介电层。互连件60互连器件54以形成集成电路。可以通过例如衬底52的正面上的介电层中的金属化图案来形成互连件60。金属化图案包括在一个或多个介电层中形成的金属线和通孔。互连件60的金属化图案通过导电插塞56电连接至器件54。管芯连接件62可以是导电柱(例如，包括诸如铜、铝、钨、镍或它们的合金的金属)，并且机械和电连接至互连件60。可以通过例如镀等形成管芯连接件62。管芯连接件62电连接集成电路管芯50的相应集成电路。介电材料64位于集成电路管芯50的有源表面上，诸如位于互连件60上。介电材料64横向地密封管芯连接件62，并且介电材料64与集成电路管芯50横向共边界。介电材料64是含硅介电层，并且可以由氧化硅、SiON、SiN等形成，并且可以通过诸如CVD、PECVD、PVD、ALD等的沉积工艺形成。介电材料64可以是互连件60的最顶层。图2A和本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：管芯堆叠件，位于中介层上方并且电连接至所述中介层，所述管芯堆叠件包括最顶集成电路管芯，所述最顶集成电路管芯包括：衬底，具有前侧和与所述前侧相对的背侧，所述衬底的前侧包括有源表面；伪衬底通孔(TSV)，从所述衬底的背侧至少部分地延伸至所述衬底内，所述伪衬底通孔与所述有源表面电隔离；热界面材料，位于所述最顶集成电路管芯上方；以及伪连接件，位于所述热界面材料中，所述热界面材料围绕所述伪连接件，所述伪连接件与所述最顶集成电路管芯的有源表面电隔离。

【技术特征摘要】
2017.08.31 US 62/552,902;2018.01.08 US 15/864,8961.一种半导体器件，包括：管芯堆叠件，位于中介层上方并且电连接至所述中介层，所述管芯堆叠件包括最顶集成电路管芯，所述最顶集成电路管芯包括：衬底，具有前侧和与所述前侧相对的背侧，所述衬底的前侧包括有源表面；伪衬底通孔(TSV)，从所述衬底的背侧至少部分地延伸至所述衬底内，所述伪衬底通孔与所述有源表面电隔离；热界面材料，位于所述最顶集成电路管芯上方；以及伪连接件，位于所述热界面材料中，所述热界面材料围绕所述伪连接件，所述伪连接件与所述最顶集成电路管芯的有源表面电隔离。2.根据权利要求1所述的半导体器件，其中，所述伪连接件是设置在所述伪衬底通孔上的焊料连接件。3.根据权利要求1所述的半导体器件，其中，所述伪连接件是设置在所述伪衬底通孔上的铜柱。4.根据权利要求1所述的半导体器件，还包括：位于所述最顶集成电路管芯上的粘合剂，所述伪连接件和所述热界面材料设置在所述粘合剂上。5.根据权利要求1所述的半导体器件，还包括：伪金属，位于所述最顶集成电路管芯上，所述伪连接件和所述热界面材料设置在所述伪金属上，所述伪金属与所述最顶集成电路管芯的有源表面电隔离；以及共晶化合物，位于所述热界面材料上，所述伪连接件将所述共晶化合物接合至所述伪金属。6.根据权利要求1所述的半导体器件，其中，所述伪连接件是图...

【专利技术属性】
技术研发人员：林宗澍，洪文兴，李虹錤，陈琮瑜，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71