用于存储连接资源的分配的装置、方法和系统以及机器可读媒体制造方法及图纸

本申请案涉及用于存储连接资源的分配的装置、方法和系统以及机器可读媒体。本文揭示用于存储连接资源的高效分配的装置和技术。当存储装置在空闲状态中时接收用于所述存储装置的主动触发。测量对应于所述存储装置的工作负载以确定所述工作负载满足阈值。响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数。随后使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。

Devices, methods and systems for storing allocation of connection resources and machine-readable media

This application relates to devices, methods and systems for storing the allocation of connection resources and machine-readable media. This paper reveals devices and techniques for efficient allocation of connected resources for storage. An active trigger for the storage device is received when the storage device is in an idle state. The workload corresponding to the storage device is measured to determine that the workload meets the threshold. In response to receiving the active trigger and the workload satisfying the threshold, the connection parameters for the connection to the storage device are negotiated based on the workload. The workload is then executed on the storage device via the connection using the connection parameters.

【技术实现步骤摘要】
用于存储连接资源的分配的装置、方法和系统以及机器可读媒体
本申请案涉及存储器装置。
技术介绍
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可当不被供电时保持所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM)或3DXPointTM存储器等等。快闪存储器用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常包含允许高存储器密度、高可靠性和低功耗的单晶体管浮动栅极或电荷阱存储器单元的一或多个群组。两个常见类型的快闪存储器阵列架构包含NAND和NOR架构，以每一者的基本存储器单元配置所布置的逻辑形式来命名。存储器阵列的存储器单元通常布置成矩阵。在一实例中，阵列的一行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如，字线)。在NOR架构中，阵列的一列中的每一存储器单元的漏极耦合到数据线(例如，位线)。在NAND架构中，阵列的一串中的每一存储器单元的漏极以源极到漏极方式一起串联耦合在源极线与位线之间。NOR和NAND架构半导体存储器阵列都是通过解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦被激活，选定存储器单元便使其数据值置于位线上，从而取决于特定单元经编程的状态而造成不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施加于漏极侧选择栅极(SGD)线。以指定传递电压(例如，Vpass)驱动耦合到每一群组的未选定存储器单元的栅极的字线以使每一群组的未选定存储器单元作为传递晶体管操作(例如，以不受其所存储的数据值限制的方式传递电流)。电流随后从源极线通过每一串联耦合的群组流动到位线，仅受每一群组的选定存储器单元限制，从而使选定存储器单元的当前经编码数据值置于位线上。NOR或NAND架构半导体存储器阵列中的每一快闪存储器单元可个别地或共同地编程到一个或若干经编程状态。举例来说，单电平单元(SLC)可表示两个经编程状态(例如，1或0)中的一个，表示一个数据位。然而，快闪存储器单元也可表示多于两个经编程状态中的一个，从而允许制造较高密度存储器而无需增加存储器单元的数目，因为每一单元可表示多于一个二进制数位(例如，多于一个位)。这些单元可称为多状态存储器单元、多数位单元或多电平单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如，四个经编程状态中的一个)的存储器单元，三电平单元(TLC)可指代每单元可存储三个数据位(例如，八个经编程状态中的一个)的存储器单元，且四电平单元(QLC)可每单元存储四个数据位。MLC在本文中以其较广泛情形使用，可指代每单元可存储多于一个数据位(即，可表示多于两个经编程状态)的任何存储器单元。传统的存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为了针对给定面积增加存储器容量且减小成本，已减小单独存储器单元的大小。然而，存在单独存储器单元的大小减少的技术限制，且因此存在2D存储器阵列的存储器密度的技术限制。作为响应，正开发三维(3D)存储器结构，例如3DNAND架构半导体存储器装置，以进一步增加存储器密度且降低存储器成本。这些3DNAND装置经常包含存储单元串，其串联(例如，漏极到源极)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间。在一实例中，SGS或SGD可包含一或多个场效应晶体管(FET)或金属-氧化物半导体(MOS)结构装置等。在一些实例中，所述串将竖直延伸通过含有相应字线的多个竖直隔开的层次。半导体结构(例如，多晶硅结构)可邻近于存储单元串而延伸以形成用于所述串的存储单元的通道。在竖直串的实例中，多晶硅结构可呈竖直延伸支柱的形式。在一些实例中串可以“折叠”，且因此相对于U形支柱而布置。在其它实例中，多个竖直结构可堆叠于彼此之上以形成存储单元串的堆叠阵列。存储器阵列或装置可组合在一起以形成存储器系统的存储容量，例如固态驱动器(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可用作计算机的主要存储装置，关于例如性能、大小、重量、坚固性、工作温度范围和功率消耗具有优于带有移动部件的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、等待时间或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更为多功能且紧凑。SSD可包含若干存储器装置，包含若干裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。这些SSD可包含一或多个快闪存储器裸片，其上包含若干存储器阵列和外围电路。快闪存储器阵列可包含组织成若干物理页的若干存储器单元块。在许多实例中，SSD也将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可与存储器操作结合从主机接收命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据和相关联完整性数据，例如错误数据和地址数据等)的读取或写入操作，或者从存储器装置擦除数据的擦除操作。
技术实现思路
本申请案的一个实施例提供一种用于存储连接资源的分配的装置，所述装置包括：缓冲器；以及处理电路，其用以：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量所述缓冲器中的对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。本申请案的另一实施例提供一种用于存储连接资源的分配的方法，所述方法包括：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。本申请案的又一实施例提供一种包含指令的机器可读媒体，所述指令当由处理电路执行时致使所述处理电路执行包括以下各项的操作：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和本文档来自技高网...

【技术保护点】
1.一种用于存储连接资源的分配的装置，所述装置包括：缓冲器；以及处理电路，其用以：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量所述缓冲器中的对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。

【技术特征摘要】
2017.08.30 US 15/690,9921.一种用于存储连接资源的分配的装置，所述装置包括：缓冲器；以及处理电路，其用以：当存储装置在空闲状态中时接收用于所述存储装置的主动触发；测量所述缓冲器中的对应于所述存储装置的工作负载以确定所述工作负载满足阈值；响应于接收到所述主动触发和所述工作负载满足所述阈值而基于所述工作负载协商用于到所述存储装置的连接的连接参数，其中所述连接包含导线集合，且其中所述连接参数包含所述导线集合中的导线的选择或用于所述导线集合的信号格式；以及使用所述连接参数经由所述连接在所述存储装置上执行所述工作负载。2.根据权利要求1所述的装置，其中当所述工作负载低于所述阈值时所述工作负载满足所述阈值，所述阈值界定突发到维持工作负载边界。3.根据权利要求1所述的装置，其中所述连接根据通用快闪存储UFS2系列标准操作。4.根据权利要求3所述的装置，其中所述连接参数包含将使用的通行道的数目。5.根据权利要求4所述的装置，其中所述将使用的通行道的数目是一。6.根据权利要求3所述的装置，其中所述连接参数包含速度。7.根据权利要求6所述的装置，其中所述速度是从二十百万位每秒到三十百万位每秒。8.根据权利要求1所述的装置，其中为了测量所述工作负载，所述处理电路测量用于所述存储装置的命令队列的命令统计，其中所述命令队列在所述缓冲器中。9.根据权利要求8所述的装置，其中所述命令统计包含以下各项中的至少一个：所述命令队列中的命令的计数，所述命令队列中的命令的总大小，所述命令队列中的命令的到达频率，用于所述命令队列中的命令的连接带宽，或用于所述命令队列中的命令的输入-输出比率。10.根据权利要求8所述的装置，其中所述命令统计是在一时间周期内的计数。11.根据权利要求1所述的装置，其中所述装置是当在操作中时所述存储装置连接到的主机系统的部分。12.根据权利要求1所述的装置，其中所述装置是封装于所述存储装置中的控制器。13.根据权利要求1所述的装置，其中所述存储装置是三维NAND快闪存储装置。14.一种用于存储连接资源的分配的...

【专利技术属性】
技术研发人员：S·A·琼，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US