半导体存储器装置及其控制方法制造方法及图纸

本发明专利技术涉及半导体存储器装置及其控制方法。为了延长半导体存储器装置的寿命而无需执行复杂的控制。根据一个实施例的半导体存储器装置配备有可彼此互补地操作的存储体A和存储体B以及选择存储体A和B中的任一个的存储体选择电路。每次发出指令擦除存储体A和B中的任一个中的数据的擦除命令时，存储体选择电路交替地切换待选择的存储体。

【技术实现步骤摘要】
半导体存储器装置及其控制方法相关申请的交叉引用于2017年8月2日提交的日本专利申请No.2017-149844的公开，包括说明书、附图和摘要，整体通过引用并入本文。
本专利技术涉及一种半导体存储器装置以及该半导体存储器装置的控制方法，例如，涉及一种非易失性半导体存储器装置以及该半导体存储器装置的控制方法。
技术介绍
由于非易失性半导体存储器装置具有即使停止供电，数据也不被擦除的优点，但是在存储器单元方面由于写入操作和擦除操作的重复而劣化，所以重写的次数存在限制。在专利文献1中公开了一种用于延长非易失性半导体存储器装置的寿命的技术。在专利文献1中所公开的技术中，在存储器垫内设置主存储器区域和备用存储器区域。当对主存储器区域内的各个存储器单元的数据重写次数达到极限时，代替主存储器区域中的存储器单元，执行对备用存储器区域中的各个存储器单元的数据重写，从而延长半导体存储器装置的寿命。[现有技术文献][专利文献][专利文献1]日本未审专利公布No.2002-208287
技术实现思路
如上所述，专利文献1中所公开的技术在对主存储器区域中的存储器单元的数据重写次数已达到极限时代替主存储器区域中的存储器单元对备用存储器区域中的存储器单元执行数据重写，从而延长半导体存储器装置的寿命。然而，如专利文献1中所公开的技术中一样，对数据重写次数进行计数并根据其计数值来切换待重写的存储器单元的处理具有这样的问题：半导体存储器装置的控制变得复杂。本专利技术的其它目的和新颖特征将从本说明书的描述和附图变得显而易见。根据本专利技术的一个方面，提供了一种配备有可彼此互补地操作的第一和第二存储体的半导体存储器装置，每次发出指令擦除第一和第二存储体中的任一个中的数据的擦除命令时，该半导体存储器装置交替地切换待选择的存储体。根据本专利技术的这一方面，可延长半导体存储器装置的寿命而无需执行复杂的控制。附图说明图1是示出根据实施例1的半导体存储器装置的配置示例的框图；图2是示出根据实施例1的半导体存储器装置的读取/写入操作的流程图；图3是描绘根据实施例1的半导体存储器装置的擦除操作的流程图；图4是用于描述根据实施例1的半导体存储器装置的存储体切换操作的图；图5是示出根据现有技术的半导体存储器装置的配置示例的框图；图6是示出设置在根据实施例1的半导体存储器装置中的存储体选择电路的具体配置示例的电路图；图7是示出设置在根据实施例1的半导体存储器装置中的标志重写电路的具体配置示例的电路图；图8是根据实施例1的半导体存储器装置的读取操作时的时序图；图9是根据实施例1的半导体存储器装置的写入操作时的时序图；图10是根据实施例1的半导体存储器装置的擦除操作时的时序图；图11是根据实施例1的半导体存储器装置的擦除操作时的时序图；图12是示出根据实施例2的半导体存储器装置的配置示例的框图；图13是用于描述根据实施例2的半导体存储器装置的标志重写电路的操作的时序图；图14是用于描述根据实施例2的半导体存储器装置的操作的流程图；图15是示出设置在根据实施例2的半导体存储器装置中的存储体选择电路的具体配置示例的电路图；以及图16是用于描述根据实施例2的半导体存储器装置的存储体选择电路的操作的时序图。具体实施方式以下将参照附图描述优选实施例。<实施例1>下面将参照附图描述实施例1。图1是示出根据实施例1的半导体存储器装置的配置示例的框图。如图1所示，半导体存储器装置1配备有存储体A(11)、存储体B(12)、标志区域13、存储体选择电路14和标志重写电路15。顺便一提，存储体A(11)和存储体B(12)以下可分别被描述为存储体A和存储体B。存储体A(11)和存储体B(12)是存储有数据的区域并且被配置为可彼此互补地操作。这里，术语“可彼此互补地操作”意指当一个存储体A(11)操作时，另一存储体B(12)变为非激活状态，相反当一个存储体A(11)处于非激活状态时，另一存储体B(12)变为操作状态。换言之，存储体A(11)和存储体B(12)被配置为使得其状态交替地切换，并且或者存储体A(11)或者B(12)变得可操作。这里，根据本实施例的半导体存储器装置1是非易失性半导体存储器装置(例如，闪速存储器)。非易失性半导体存储器装置具有即使停止向其供电，数据也不消失的优点，但是因为存储器单元由于写入操作和擦除操作的重复而劣化，所以重写次数受到限制。考虑到这一点，在根据本实施例的半导体存储器装置1中，提供两个存储体A(11)和B(12)并使其交替地操作。因此，半导体存储器装置1整体的重写次数可基本上加倍，因此半导体存储器装置1的寿命可延长。存储体A(11)和存储体B(12)分别配备有各自与数据的擦除单元对应的块区域BLK1至BLKn。这里，n是1或更大的自然数。即，存储体A(11)和存储体B(12)可分别配备有单个块区域BLK1，或者可配备有多个块区域BLK1至BLKn。包括在存储体A(11)中的块区域BLK1至BLKn以及包括在存储体B(12)中的块区域BLK1至BLKn被设置为彼此对应。顺便一提，以下作为一个示例将描述存储体A(11)和存储体B(12)分别配备有多个块区域BLK1至BLKn的情况。在图1所示的配置示例中，可以块区域为单位来选择存储体A(11)和存储体B(12)中待操作的区域。例如，当聚焦于块区域BLK1时，在根据本实施例的半导体存储器装置1中存储体A(11)中的块区域BLK1与存储体B(12)中的块区域BLK1交替地操作。存储体A(11)中的块区域BLK1至BLKn中的每一个包括多个存储器单元(未示出)。同样，存储体B(12)中的块区域BLK1至BLKn中的每一个包括多个存储器单元(未示出)。此外，存储体A(11)中的各个存储器单元和存储体B(12)中的各个存储器单元被配置为彼此对应。因此，当从外部访问存储体A(11)和存储体B(12)时，可利用相同的地址透明地访问存储体A(11)中的各个存储器单元和存储体B(12)中的各个存储器单元。即，当从外部访问半导体存储器装置1时，半导体存储器装置1中的存储体A(11)和存储体B(12)可被识别为同一存储体。指示从存储体A(11)和存储体B(12)中选择的存储体的标志数据被存储在标志区域13中。具体地，标志区域13设置有标志区域F1至Fn(其中n是1或更大的自然数)以与相应存储体A(11)和B(12)中的块区域BLK1至BLKn对应。顺便一提，在本说明书中，标志区域13也被描述为标志区域F1至Fn。针对每一个块区域BLK1至BLKn在相应标志区域F1至Fn中存储指示从存储体A(11)和存储体B(12)中选择的存储体的标志数据。例如，在存储体A(11)的块区域BLK1和存储体B(12)的块区域BLK1中与所选存储体中的块区域BLK1有关的数据被存储在标志区域F1中。存储体选择电路14从存储体A(11)和存储体B(12)中选择待操作的存储体。此外，在本实施例中，每次发出指令擦除存储体A(11)或存储体B(12)的数据的擦除命令时，存储体选择电路14交替地切换待选择的存储体。在图1所示的配置示例中，以块区域为单位选择存储体A(11)和存储体B(12)中待操作的存储体。因此，存储体选择电路14被配置为选择彼此对应的存储本文档来自技高网...

【技术保护点】
1.一种半导体存储器装置，包括：能彼此互补地操作的第一存储体和第二存储体；以及存储体选择电路，其选择所述第一存储体和所述第二存储体中的任一个，其中，每次发出用于指示擦除所述第一存储体和所述第二存储体中的任一个存储体中的数据的擦除命令时，所述存储体选择电路交替地切换待选择的存储体。

【技术特征摘要】
2017.08.02 JP 2017-1498441.一种半导体存储器装置，包括：能彼此互补地操作的第一存储体和第二存储体；以及存储体选择电路，其选择所述第一存储体和所述第二存储体中的任一个，其中，每次发出用于指示擦除所述第一存储体和所述第二存储体中的任一个存储体中的数据的擦除命令时，所述存储体选择电路交替地切换待选择的存储体。2.根据权利要求1所述的半导体存储器装置，其中，所述第一存储体和所述第二存储体被分别配备有与数据的擦除单元对应的多个块区域，其中，所述第一存储体的所述块区域和所述第二存储体的所述块区域被设置为彼此对应，并且其中，所述存储体选择电路被配置为选择彼此对应的所述第一存储体的所述块区域和所述第二存储体的所述块区域中的任一个块区域，并且每次发出所述擦除命令时交替地切换待选择的块区域。3.根据权利要求2所述的半导体存储器装置，其中，所述第一存储体的每个所述块区域包括多个存储器单元，其中，所述第二存储体的每个所述块区域包括多个存储器单元，并且其中，所述第一存储体的所述存储器单元和所述第二存储体的所述存储器单元被配置为彼此对应，并且其中，当从外部访问时，所述第一存储体的所述存储器单元和所述第二存储体的所述存储器单元被配置为能使用相同的地址被访问。4.根据权利要求1所述的半导体存储器装置，还包括标志区域，所述标志区域中存储有指示待选择的存储体的标志数据，其中，所述存储体选择电路根据存储在所述标志区域中的所述标志数据来选择所述第一存储体和所述第二存储体中的任一个。5.根据权利要求4所述的半导体存储器装置，还包括标志重写电路，所述标志重写电路对存储在所述标志区域中的标志数据进行重写，其中，每次发出所...

【专利技术属性】
技术研发人员：泽田诚二，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP