一种降低编程干扰的控制方法及装置制造方法及图纸

本发明专利技术公开了一种降低编程干扰的控制方法，所述方法应用于存储器件，所述方法包括：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。

【技术实现步骤摘要】
一种降低编程干扰的控制方法及装置
本专利技术涉及存储器件
，尤其涉及一种降低编程干扰的控制方法及装置。
技术介绍
闪存装置(FlashMemory)是一种非易失性存储装置，在断电的情况下，仍能保持其所存储的数据信息。闪存装置的单元阵列包括多个存储单元块(block)，每个存储单元块包括多个单元串(string)，每个单元串具有垂直于衬底的沟道孔。闪存装置的沟道孔电位是实现编程关断操作的关键参数。在编程操作中，第一个步骤是预充电步骤，该预充电步骤的目的在于提高沟道孔的电位，使沟道孔电位在脉冲期间可以提升更高，编程干扰更小。预充电步骤通常是将顶栅TSG打开，通过在漏极上预冲一个电压，实现沟道孔电位的升高。然而，这种方法存在着一定的弊端，例如，由于已被编程的存储单元的存在，从漏极端预冲的电压难以到达源极端附近的存储单元，这将导致预充电不够充分，无法达到预期效果。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种降低编程干扰的控制方法及装置。为达到上述目的，本专利技术的技术方案是这样实现的：本专利技术实施例提供了一种降低编程干扰的控制方法，所述方法应用于存储器件，所述方法包括：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。上述方案中，所述第一预设电位为接地电位GND。上述方案中，所述方法还包括：在预充电阶段，在所述存储器件的顶栅上加载第三预设电位，所述第三预设电位为使得所述顶栅处于开启状态的电位；在所述存储器件的位线上加载第四预设电位，所述第四预设电位等于所述第二预设电位。上述方案中，所述第二预设电位为电源电位Vcc。上述方案中，所述方法还包括：在预充电阶段，在所述存储器件的顶栅上加载第五预设电位，所述第五预设电位为使得所述顶栅处于关闭状态的电位。上述方案中，所述方法还包括：在预充电阶段，将所述存储器件的位线浮置。上述方案中，所述第二预设电位为电源电位Vcc，或者所述第二预设电位高于电源电位Vcc。上述方案中，所述存储器件包括多个存储单元块，所述多个存储单元块分为被选中的存储单元块以及未被选中的存储单元块；所述在存储器件的底栅上加载第一预设电位，包括：在所述被选中的存储单元块的底栅上加载第一预设电位；并将所述未被选中的存储单元块的底栅浮置。上述方案中，所述方法还包括：在预充电阶段之后，继续在所述存储器件的P阱上加载第二预设电位，或者在所述存储器件的P阱上加载接地电位GND。上述方案中，所述存储器件为三维NAND型存储器。本专利技术实施例还提供了一种降低编程干扰的控制装置，所述控制装置应用于控制存储器件，所述装置包括：第一控制模块，用于控制所述存储器件的电路，使其在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。上述方案中，所述第一预设电位为接地电位GND。上述方案中，所述第一控制模块，还用于控制所述存储器件的电路，使其在预充电阶段，在所述存储器件的顶栅上加载第三预设电位，所述第三预设电位为使得所述顶栅处于开启状态的电位；在所述存储器件的位线上加载第四预设电位，所述第四预设电位等于所述第二预设电位。上述方案中，所述第二预设电位为电源电位Vcc。上述方案中，所述第一控制模块，还用于控制所述存储器件的电路，使其在预充电阶段，在所述存储器件的顶栅上加载第五预设电位，所述第五预设电位为使得所述顶栅处于关闭状态的电位。上述方案中，所述第一控制模块，还用于控制所述存储器件的电路，在预充电阶段，将所述存储器件的位线浮置。上述方案中，所述第二预设电位为电源电位Vcc，或者所述第二预设电位高于电源电位Vcc。上述方案中，所述存储器件包括多个存储单元块，所述多个存储单元块分为被选中的存储单元块以及未被选中的存储单元块；所述第一控制模块，用于控制所述存储器件的电路，使其在预充电阶段，在所述被选中的存储单元块的底栅上加载第一预设电位；并将所述未被选中的存储单元块的底栅浮置。上述方案中，所述装置还包括第二控制模块，所述第二控制模块，用于控制所述存储器件的电路，使其在预充电阶段之后，继续在所述存储器件的P阱上加载第二预设电位，或者在所述存储器件的P阱上加载接地电位GND。上述方案中，所述存储器件为三维NAND型存储器。本专利技术实施例所提供的降低编程干扰的控制方法，所述方法应用于存储器件，所述方法包括：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。可见，本专利技术实施例提供了一种通过从P阱端施加电压，提升沟道孔电位的方法；具体通过在P阱上加载高电位，在底栅上加载低电位，利用P阱与底栅之间的电位差，将P阱中的空穴注入至沟道孔中，从而提高沟道孔的电位，降低编程干扰。本专利技术提供的技术方案，即使在源极端附近存在已被编程的存储单元的情况下，仍然可以实现已被编程的存储单元下沟道孔电位的提高，使得电压能够到达源极端附近的存储单元，从而避免了已被编程的存储单元下沟道孔的低电位对整个沟道电位的影响，有效地实现了整个沟道孔电位的提升。附图说明图1为存储器件编程过程的时序控制图；图2为存储器件中单元串的结构示意图；图3为本专利技术实施例提供的降低编程干扰的控制方法的流程示意图；图4为本专利技术实施例一提供的预充电阶段存储器件结构示意图；图5为本专利技术实施例一提供的预充电阶段对存储器件的时序控制图；图6为本专利技术实施例二提供的预充电阶段存储器件结构示意图；图7为本专利技术实施例二提供的预充电阶段对存储器件的时序控制图；图8为本专利技术一实施例提供的降低编程干扰的控制装置结构示意图；图9为本专利技术又一实施例提供的降低编程干扰的控制装置结构示意图。具体实施方式本专利技术实施例提供了一种降低编程干扰的控制方法，所述方法应用于存储器件，所述方法包括：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。下面参照附图结合实施例对本专利技术作出进一步的详细说明。图1示出了存储器件编程过程的时序控制图，其中，虚线框体圈出的部分即为预充电阶段向存储器件加载的预脉冲(Pre-pulse)。图2示出了存储器件中单元串的结构示意图。如图所示，所述存储器件的每一条存储单元串可以包括位于顶栅TSG和底栅BSG之间的多个存储单元；其中，已被编程的存储单元49-0的栅极分别被连接到对应的字线WL49-0，已被擦除的存储单元63-50的栅极分别被连接到对应的字线WL63-50；此外，所述存储器件还包括虚设字线DUM。本领域技术人员期望，WL在预脉冲期间是接地(GND)的，从而在脉冲期间获得更高的耦合电压。对于已被擦除的存储单元63-50而言本文档来自技高网...

【技术保护点】
1.一种降低编程干扰的控制方法，所述方法应用于存储器件，其特征在于，所述方法包括：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。

【技术特征摘要】
1.一种降低编程干扰的控制方法，所述方法应用于存储器件，其特征在于，所述方法包括：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。2.根据权利要求1所述的方法，其特征在于，所述第一预设电位为接地电位GND。3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：在预充电阶段，在所述存储器件的顶栅上加载第三预设电位，所述第三预设电位为使得所述顶栅处于开启状态的电位；在所述存储器件的位线上加载第四预设电位，所述第四预设电位等于所述第二预设电位。4.根据权利要求3所述的方法，其特征在于，所述第二预设电位为电源电位Vcc。5.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：在预充电阶段，在所述存储器件的顶栅上加载第五预设电位，所述第五预设电位为使得所述顶栅处于关闭状态的电位。6.根据权利要求5所述的方法，其特征在于，所述方法还包括：在预充电阶段，将所述存储器件的位线浮置。7.根据权利要求5所述的方法，其特征在于，所述第二预设电位为电源电位Vcc，或者所述第二预设电位高于电源电位Vcc。8.根据权利要求1所述的方法，其特征在于，所述存储器件包括多个存储单元块，所述多个存储单元块分为被选中的存储单元块以及未被选中的存储单元块；所述在存储器件的底栅上加载第一预设电位，包括：在所述被选中的存储单元块的底栅上加载第一预设电位；并将所述未被选中的存储单元块的底栅浮置。9.根据权利要求1所述的方法，其特征在于，所述方法还包括：在预充电阶段之后，继续在所述存储器件的P阱上加载第二预设电位，或者在所述存储器件的P阱上加载接地电位GND。10.根据权利要求1所述的方法，其特征在于，所述存储器件为三维NAND型存储器。11.一种降低编程干扰的控制装置，所述控制装置应用于控制存储器件，其特征在于，所述装置包括：第一控制模块，用于控制所述存储器件的电路，使其...

【专利技术属性】
技术研发人员：梁轲，侯春源，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42