具有单个预充电节点的触发器制造技术

本文中的各种示例实施例公开了一种触发器，该触发器包括：主锁存器，包括多个P型金属氧化物半导体(PMOS)和多个N型金属氧化物半导体(NMOS)中的至少一个。从锁存器包括多个PMOS和多个NMOS中的至少一个。反相时钟信号输入与主锁存器和从锁存器通信地连接。主锁存器包括单个预充电节点。单个预充电节点在触发器中建立数据俘获路径。数据经由预充电节点被存储在主锁存器和从锁存器中。

Trigger with a single pre-charged node

Various example embodiments in this paper disclose a trigger comprising a main latch comprising at least one of a plurality of P-type metal oxide semiconductors (PMOS) and N-type metal oxide semiconductors (NMOS). The slave latch includes at least one of a plurality of PMOS and a plurality of NMOS. The inverted clock signal input is communicatively connected with the main latch and the slave latch. The main latch includes a single pre-charging node. A single pre-charging node establishes a data capture path in the trigger. The data is stored in the main latch and the slave latch via the pre-charging node.

【技术实现步骤摘要】
具有单个预充电节点的触发器对相关申请的交叉引用要求于2017年8月17日向印度专利、外观设计及商标管理总局(CGPDTM)提交的第201741029152号印度专利申请的优先权，该印度专利申请的全部内容通过引用并入于此。
各种示例实施例涉及一种时序逻辑电路、系统、非暂态计算机可读介质和/或其方法，并且更具体地，涉及一种具有低功率和/或低电压可操作性的D触发器电路。
技术介绍
触发器是用于数字电子电路的设计的基础元件。触发器是用于数据存储装置(例如，数据存储器件、存储器芯片等)的数字电路的集成组件。通常，“D”触发器具有输入信号D和输出信号Q。输出信号存储输入信号的前一值，直到D触发器被时钟信号触发为止，在该点，输出信号Q取输入信号D的当前值。此外，在典型的片上系统(SoC)布局中，时序单元(即，触发器)通常占据总计标准单元面积的物理面积的近似60％。此外，具有时钟网络的时序单元贡献了典型的SoC中所消耗的总计功率的接近50％。此外，时序单元中任何的小的单元级别的改变以更大的方式直接地影响SoC的面积和所消耗的功率。在传统电路中，电路具有更多的半导体器件使得漏电流和时钟功率也大于使用D本文档来自技高网...

【技术保护点】
1.一种触发器器件，包括：主锁存器，包括第一多个P型金属氧化物半导体(PMOS)晶体管和第一多个N型金属氧化物半导体(NMOS)晶体管中的至少一个；从锁存器，包括第二多个PMOS晶体管和第二多个NMOS晶体管中的至少一个；和反相时钟信号输入，其中，所述反相时钟信号输入连接到主锁存器和从锁存器；以及其中，所述主锁存器包括单个预充电节点。

【技术特征摘要】
2017.08.17 IN 2017410291521.一种触发器器件，包括：主锁存器，包括第一多个P型金属氧化物半导体(PMOS)晶体管和第一多个N型金属氧化物半导体(NMOS)晶体管中的至少一个；从锁存器，包括第二多个PMOS晶体管和第二多个NMOS晶体管中的至少一个；和反相时钟信号输入，其中，所述反相时钟信号输入连接到主锁存器和从锁存器；以及其中，所述主锁存器包括单个预充电节点。2.根据权利要求1所述的触发器器件，其中，所述反相时钟信号输入被用于对主锁存器和从锁存器进行同步，以避免时钟信号的双相位依赖。3.根据权利要求1所述的触发器器件，其中，所述触发器器件基于依赖于数据的放电节点进行操作。4.根据权利要求1所述的触发器器件，其中，所述单个预充电节点设置主锁存器与从锁存器之间的数据俘获路径，其中，所述被输入到主锁存器的数据使用数据俘获路径、通过单个预充电节点而被存储在主锁存器和从锁存器中。5.根据权利要求1所述的触发器器件，其中，使用反相时钟信号的单个时钟相位来控制触发器器件的电路操作。6.根据权利要求1所述的触发器器件，其中反相时钟信号输入连接到主锁存器和从锁存器来以可变电压电平对触发器进行操作；以及可变电压电平对应于低电压供给电平、近阈值电压范围电平、亚阈值电压电平和正常电压电平中的至少一个。7.根据权利要求1所述的触发器器件，其中，所述触发器器件是正边缘触发D触发器器件。8.根据权利要求1所述的触发器器件，其中，所述触发器器件是负边缘触发D触发器器件。9.一种用于管理触发器器件的操作的方法，所述方法包括：将反相时钟信号输入连接到主锁存器和从锁存器，所述主锁存器包括第一多个P型金属氧化物半导体(PMOS)晶体管和第一多个N型金属氧化物半导体(NMOS)晶体管中的至少一个，并且所述从锁存器包括第二多个PMOS晶体管和第二多个NMOS晶体管中的至少一个；以及其中，所述主锁存器还包括单个预充电节点。10.根据...

【专利技术属性】
技术研发人员：S阿加瓦尔，桑迪普BV，SS加亚普拉卡什，A戈什，PK拉纳，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR