一种基于FPGA的多核数据处理装置制造方法及图纸

本实用新型专利技术公开了一种基于FPGA的多核数据处理装置，包括壳体、主板和控制器，所述壳体内部设置有所述主板，所述壳体与所述主板卡扣连接，所述主板上表面设置有独立按键，所述主板上表面中间位置设置有40P锁紧座，所述主板与所述40P锁紧座通过螺钉连接，所述主板上表面设置有可插拔晶振，所述主板上表面设置有红外线接收器，所述主板与所述红外线接收器焊接，所述主板上表面设置有第一处理引擎，所述主板上表面设置有第二处理引擎，所述主板上表面设置有第三处理引擎。有益效果在于：能够有效的保护内部的电子元器件，使灰尘不易附着于电子元器件外表面，可以与大多数USB接口相连接进行控制，处理性能较为强大运算速度更快，电压更稳定。

A Multi-core Data Processing Device Based on FPGA

The utility model discloses a multi-core data processing device based on FPGA, including a shell, a motherboard and a controller. The shell is internally provided with the motherboard, which is connected with the motherboard clamp. The surface of the motherboard is provided with independent keys, and the middle position of the surface of the motherboard is provided with a 40P locking seat. The motherboard and the 40P locking seat are connected by screws. A pluggable crystal oscillator is arranged on the surface of the motherboard, an infrared receiver is arranged on the surface of the motherboard, the infrared receiver is welded on the surface of the motherboard, a first processing engine is arranged on the surface of the motherboard, a second processing engine is arranged on the surface of the motherboard, and a third processing engine is arranged on the surface of the motherboard. The beneficial effect is that it can effectively protect the internal electronic components, make the dust not easy to adhere to the external surface of the electronic components, and can be connected with most USB interfaces for control. The processing performance is stronger, the operation speed is faster, and the voltage is more stable.

【技术实现步骤摘要】
一种基于FPGA的多核数据处理装置
本技术涉及信息处理
，特别是涉及一种基于FPGA的多核数据处理装置。
技术介绍
FPGA也是用硬件描述语言VHDL或者Verilog，设计数字芯片，处理器，他们也是用这种硬件描述语，可以通用，应该说FPGA最终会更靠近硬件，ARM之类的嵌入式更靠近软件操作系统方面，现在整个世界让苹果把软件类的工作搞的天翻地覆的，但是未来有更多的未知数，而硬件方面，基于FPGA的数字芯片防真设计是一个生命力更强的工作，最少在我们有生之年不会垮掉，以后的生物工程可能也会离硬件更近一点，软件的发展应该主要在数字音频处理，视频处理，人工智能方面，现在多数FPGA装置不能实现多核处理，对主板上电子元器件保护能力较差，容易使主板上掉落灰尘，影响装置使用寿命。
技术实现思路
本技术的目的就在于为了解决上述问题而提供一种基于FPGA的多核数据处理装置。本技术通过以下技术方案来实现上述目的：一种基于FPGA的多核数据处理装置，包括壳体、主板和控制器，所述壳体内部设置有所述主板，所述壳体与所述主板卡扣连接，所述主板上表面设置有独立按键，所述主板上表面中间位置设置有40P锁紧座，所述主板与所述40P锁紧座通过螺钉连接，所述主板上表面设置有可插拔晶振，所述可插拔晶振的的型号为NX5032GA，所述主板上表面设置有红外线接收器，红外线接收器的型号为HS0038B，所述主板与所述红外线接收器焊接，所述主板上表面设置有第一处理引擎，所述第一处理引擎型号为ZILMA，所述主板上表面设置有第二处理引擎，所述第二处理引擎型号为ZILMA，所述主板上表面设置有第三处理引擎，所述第三处理引擎型号为ZILMA，所述主板上表面设置有第四处理引擎，所述第四处理引擎型号为ZILMA，所述主板上表面设置有滤波电容器，所述主板与所述滤波电容器通过螺钉连接，所述滤波电容器的型号为TBB35-1200，所述USB插口固定安装在所述壳体侧壁内，所述主板上表面设置有ISP下载器接口，所述主板上表面设置有所述控制器，所述控制器的型号为KY12S，所述主板上表面设置有供电排针，所述主板上表面设置有LCD12864接口，所述主板上表面设置有LCD1602接口，所述壳体外表面设置有8路流水灯，所述壳体外表面固定安装有导线孔，所述控制器分别与所述主板、所述独立按键、所述40P锁紧座、所述可插拔晶振、所述红外线接收器、所述第一处理引擎、所述第二处理引擎、所述第三处理引擎、所述第四处理引擎、所述USB插口、所述滤波电容器、所述ISP下载器接口、所述供电排针、所述LCD12864接口、所述LCD1602接口和所述8路流水灯电性连接。进一步设置：所述壳体与所述主板卡扣连接。如此设置，便于所述主板的拆卸。进一步设置：所述壳体与所述8路流水灯卡嵌连接，所述主板与所述独立按键卡嵌连接。如此设置，保护所述8路流水灯和所述独立按键，且能正常使用。进一步设置：所述主板与所述可插拔晶振卡扣连接。如此设置，便于所述可插拔晶振的取出。进一步设置：所述主板与所述第一处理引擎通过螺钉连接，所述主板与所述第二处理引擎通过螺钉连接，所述主板与所述第三处理引擎通过螺钉连接，所述主板与所述第四处理引擎通过螺钉连接，所述主板与所述控制器通过螺钉连接。如此设置，便于所述第一处理引擎、所述第二处理引擎、所述第三处理引擎、所述第四处理引擎和所述控制器的拆卸与维修。进一步设置：所述主板与所述ISP下载器接口粘接，所述主板与所述LCD12864接口粘接，所述主板与所述LCD1602接口粘接。如此设置，使整体结构稳定，不会对所述ISP下载器接口、所述主板与所述LCD12864接口和所述LCD1602接口造成损坏。进一步设置：所述主板与所述供电排针焊接。如此设置，使所述供电排针连接更牢固。有益效果在于：能够有效的保护内部的电子元器件，使灰尘不易附着于电子元器件外表面，可以与大多数USB接口相连接进行控制，处理性能较为强大运算速度更快，电压更稳定。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本技术所述一种基于FPGA的多核数据处理装置的结构示意图；图2是本技术所述一种基于FPGA的多核数据处理装置的俯视结构图；图3是本技术所述一种基于FPGA的多核数据处理装置的后视图；图4是本技术所述一种基于FPGA的多核数据处理装置的电路流程框图。附图标记说明如下：1、主板；2、独立按键；3、40P锁紧座；4、可插拔晶振；5、红外线接收器；6、第一处理引擎；7、第二处理引擎；8、第三处理引擎；9、第四处理引擎；10、USB插口；11、滤波电容器；12、ISP下载器接口；13、控制器；14、供电排针；15、LCD12864接口；16、LCD1602接口；17、壳体；18、8路流水灯；19、导线孔。具体实施方式下面结合附图对本技术作进一步说明：实施例1如图1-图3所示，一种基于FPGA的多核数据处理装置，包括壳体17、主板1和控制器13，所述壳体17内部设置有所述主板1，所述壳体17与所述主板1卡扣连接，所述主板1上表面设置有独立按键2，所述主板1上表面中间位置设置有40P锁紧座3，40P锁紧座3固定装置，主板1与40P锁紧座3通过螺钉连接，所述主板1上表面设置有可插拔晶振4，可插拔晶振4用于提供频率，所述可插拔晶振4的的型号为NX5032GA，所述主板1上表面设置有红外线接收器5，红外线接收器5用于接收信号，红外线接收器5的型号为HS0038B，所述主板1与所述红外线接收器5焊接，所述主板1上表面设置有第一处理引擎6，第一处理引擎6用于处理数据，所述第一处理引擎6型号为ZILMA，所述主板1上表面设置有第二处理引擎7，第二处理引擎7用于处理数据，所述第二处理引擎7型号为ZILMA，所述主板1上表面设置有第三处理引擎8，第三处理引擎8用于处理数据，所述第三处理引擎8型号为ZILMA，所述主板1上表面设置有第四处理引擎9，第四处理引擎9用于处理数据，所述第四处理引擎9型号为ZILMA，所述主板1上表面设置有滤波电容器11，主板1与滤波电容器11通过螺钉连接，滤波电容器11稳定电压，所述滤波电容器11的型号为TBB35-1200，所述USB插口10固定安装在所述壳体17侧壁内，USB插口10用于传输数据，所述主板1上表面设置有ISP下载器接口12，ISP下载器接口12用于将程序固件烧写进系统中，所述主板1上表面设置有所述控制器13，控制器13用于控制装置，所述控制器13的型号为KY12S，所述主板1上表面设置有供电排针14，供电排针14用于连接其它元件，所述主板1上表面设置有LCD12864接口15，LCD12864接口15连接显示器，所述主板1上表面设置有LCD1602接口16，LCD1602接口16用于连接显示器，所述壳体17外表面设置有8路流水灯18，8路流水灯18用于指示工作状态，所述壳体17外表面固定安装有导线孔19，导线孔19方便导线本文档来自技高网...

【技术保护点】
1.一种基于FPGA的多核数据处理装置，其特征在于：包括壳体（17）、主板（1）和控制器（13），所述壳体（17）内部设置有所述主板（1），所述壳体（17）与所述主板（1）卡扣连接，所述主板（1）上表面设置有独立按键（2），所述主板（1）上表面中间位置设置有40P锁紧座（3），所述主板（1）与所述40P锁紧座（3）通过螺钉连接，所述主板（1）上表面设置有可插拔晶振（4），所述主板（1）上表面设置有红外线接收器（5），所述主板（1）与所述红外线接收器（5）焊接，所述主板（1）上表面设置有第一处理引擎（6），所述主板（1）上表面设置有第二处理引擎（7），所述主板（1）上表面设置有第三处理引擎（8），所述主板（1）上表面设置有第四处理引擎（9），所述主板（1）上表面设置有滤波电容器（11），所述主板（1）与所述滤波电容器（11）通过螺钉连接，USB插口（10）固定安装在所述壳体（17）侧壁内，所述主板（1）上表面设置有ISP下载器接口（12），所述主板（1）上表面设置有所述控制器（13），所述主板（1）上表面设置有供电排针（14），所述主板（1）上表面设置有LCD12864接口（15），所述主板（1）上表面设置有LCD1602接口（16），所述壳体（17）外表面设置有8路流水灯（18），所述壳体（17）外表面固定安装有导线孔（19），所述控制器（13）分别与所述主板（1）、所述独立按键（2）、所述40P锁紧座（3）、所述可插拔晶振（4）、所述红外线接收器（5）、所述第一处理引擎（6）、所述第二处理引擎（7）、所述第三处理引擎（8）、所述第四处理引擎（9）、所述USB插口（10）、所述滤波电容器（11）、所述ISP下载器接口（12）、所述供电排针（14）、所述LCD12864接口（15）、所述LCD1602接口（16）和所述8路流水灯（18）电性连接。...

【技术特征摘要】
1.一种基于FPGA的多核数据处理装置，其特征在于：包括壳体（17）、主板（1）和控制器（13），所述壳体（17）内部设置有所述主板（1），所述壳体（17）与所述主板（1）卡扣连接，所述主板（1）上表面设置有独立按键（2），所述主板（1）上表面中间位置设置有40P锁紧座（3），所述主板（1）与所述40P锁紧座（3）通过螺钉连接，所述主板（1）上表面设置有可插拔晶振（4），所述主板（1）上表面设置有红外线接收器（5），所述主板（1）与所述红外线接收器（5）焊接，所述主板（1）上表面设置有第一处理引擎（6），所述主板（1）上表面设置有第二处理引擎（7），所述主板（1）上表面设置有第三处理引擎（8），所述主板（1）上表面设置有第四处理引擎（9），所述主板（1）上表面设置有滤波电容器（11），所述主板（1）与所述滤波电容器（11）通过螺钉连接，USB插口（10）固定安装在所述壳体（17）侧壁内，所述主板（1）上表面设置有ISP下载器接口（12），所述主板（1）上表面设置有所述控制器（13），所述主板（1）上表面设置有供电排针（14），所述主板（1）上表面设置有LCD12864接口（15），所述主板（1）上表面设置有LCD1602接口（16），所述壳体（17）外表面设置有8路流水灯（18），所述壳体（17）外表面固定安装有导线孔（19），所述控制器（13）分别与所述主板（1）、所述独立按键（2）、所述40P锁紧座（3）、所述可插拔晶振（4）、所述红外线...

【专利技术属性】
技术研发人员：胡兴元，
申请(专利权)人：长春工业大学，
类型：新型
国别省市：吉林,22