一种基于智能闪存缓存的多核异构CPU-GPU系统架构技术方案

本发明专利技术公开了一种基于智能闪存缓存的多核异构CPU-GPU系统架构。架构的特征为具有独立的并行CPU和并行GPU，有各自的存储子系统，均可访问对方的存储器；GPU通过I/O总线连接到芯片组，然后再通过I/O桥与CPU相连；CPU由ALU、寄存器文件和智能闪存缓存以及总线接口组成。

【技术实现步骤摘要】

本专利技术涉及一种基于智能闪存缓存的多核异构CPU-GPU系统架构
技术介绍
CPU即中央处理器是一块超大规模的集成电路，是一台计算机的运算核心和控制核心。主要包括运算器(ALU)和控制器(⑶)两大部件。此外，还包括若干个寄存器和高速缓冲存储器及实现它们之间联系的数据、控制及状态的总线。它与内部存储器和输入/输出设备合称为电子计算机三大核心部件。GPU即图形处理器是一种专门在个人计算机、工作站、游戏机和一些移动设备上图像运算工作的微处理器。异构计算主要是指使用不同类型指令集和体系架构的计算单元组成系统的计算方式。常见的计算单元类别包括CPU、GPU等处理器。异构计算近年来得到更多关注，主要是因为通过提升CPU时钟频率和内核数量而提高计算能力的传统方式遇到了散热和能耗瓶颈。而GPU等专用计算单元虽然工作频率较低，具有更多的内核数和并行计算能力，总体性能/芯片面积的比和性能/功耗比都很高，却远远没有得到充分利用。CPU的设计让其比较擅长于处理不规则数据结构和不可预测的存取模式，以及递归算法、分支密集型代码和单线程程序。这类程序任务拥有复杂的指令调度、循环、分支、逻辑判断以及执行等步骤。而GPU擅于处理规则数据结构和可预测存取模式。集合两者的长处，用异构计算来达到整体性能的最佳化。智能闪存缓存是一个只读缓存。当未修改的数据块由于空间的压力被清除出缓存区高速缓存，这些数据块就被移入到闪存缓存中；如果又需要这些数据，数据库将会再把这些数据块从闪存缓存移回。闪存缓存利用闪存设备的I/o速度，比基于磁盘的存储性能要高得多；具有足够的CPU，可使用闪存缓存。本专利技术提供了一种基于智能闪存缓存的多核异构CPU-GPU系统架构。架构的特征为具有独立的并行CPU和并行GPU，有各自的存储子系统，均可访问对方的存储器；GPU通过I/O总线连接到芯片组，然后再通过I/O桥与CPU相连；CPU由ALU、寄存器文件和智能闪存缓存以及总线接口组成。
技术实现思路
本专利技术的目的在于提供一种基于智能闪存缓存的多核异构CPU-GPU系统架构。本专利技术包括以下特征:专利技术技术方案1.一种基于智能闪存缓存的多核异构CPU-GPU系统架构，架构的特征:1)具有独立的并行CPU和并行GPU，有各自的存储子系统，均可访问对方的存储器；2) GPU通过I/O总线连接到芯片组，然后再通过I/O桥与CPU相连；3) CPU由ALU、寄存器文件和智能闪存缓存以及总线接口组成。【附图说明】附图1是基于智能闪存缓存的多核异构CPU-GPU系统架构。【具体实施方式】1.一种基于智能闪存缓存的多核异构CPU-GPU系统架构，架构的特征:1)具有独立的并行CPU和并行GPU，有各自的存储子系统，均可访问对方的存储器；2) GPU通过I/O总线连接到芯片组，然后再通过I/O桥与CPU相连；3) CPU由ALU、寄存器文件和智能闪存缓存以及总线接口组成。【主权项】1.一种基于智能闪存缓存的多核异构CPU-GPU系统架构，架构的特征:1)具有独立的并行CPU和并行GPU，有各自的存储子系统，均可访问对方的存储器；2)GPU通过I/O总线连接到芯片组，然后再通过I/O桥与CPU相连；3)CPU由ALU、寄存器文件和智能闪存缓存以及总线接口组成。【专利摘要】本专利技术公开了一种基于智能闪存缓存的多核异构CPU-GPU系统架构。架构的特征为具有独立的并行CPU和并行GPU，有各自的存储子系统，均可访问对方的存储器；GPU通过I/O总线连接到芯片组，然后再通过I/O桥与CPU相连；CPU由ALU、寄存器文件和智能闪存缓存以及总线接口组成。【IPC分类】G06F13/40【公开号】CN105320630【申请号】CN201410375271【专利技术人】张军 【申请人】张军【公开日】2016年2月10日【申请日】2014年8月1日本文档来自技高网...

【技术保护点】
一种基于智能闪存缓存的多核异构CPU‑GPU系统架构，架构的特征： 1)具有独立的并行CPU和并行GPU，有各自的存储子系统，均可访问对方的存储器； 2)GPU通过I/O总线连接到芯片组，然后再通过I/O桥与CPU相连； 3)CPU由ALU、寄存器文件和智能闪存缓存以及总线接口组成。

【技术特征摘要】

【专利技术属性】
技术研发人员：张军，
申请(专利权)人：张军，
类型：发明
国别省市：上海;31