电平移位电路制造技术

一种电平移位电路，包括：反相器及电平移位单元；所述电平移位单元包括：第一NMOS管，第二NMOS管，第一PMOS管，第二PMOS管及对抗隔离电路，其中：所述第一NMOS管的栅极与低压信号输出端耦接；所述低压信号输出端经所述反相器与所述第二NMOS管的栅极耦接；所述第一NMOS管的漏极作为第一输出端，所述第二NMOS管的漏极作为第二输出端；所述对抗隔离电路，耦接于所述电平移位电路的PMOS管及NMOS管之间，适于在所述电平移位电路进行电平转换的过程中，隔离所耦接的PMOS管及NMOS管之间的对抗。应用上述方案，可以有效缩短电平转换过程中PMOS管及NMOS管之间对抗的时间，减小电平转换过程中产生的贯通电流；从而，提高电平转换速度和降低功耗，满足高速、低压、低功耗的应用需求。

Level shift circuit

A level shifting circuit includes a phase inverter and a level shifting unit. The level shifting unit comprises a first NMOS tube, a second NMOS tube, a first PMOS tube, a second PMOS tube and an anti-isolation circuit, in which the gate of the first NMOS tube is coupled with the output of the low-voltage signal, and the output terminal of the low-voltage signal is coupled with the gate of the second NMOS tube through the inverter. The drain of the first NMOS transistor acts as the first output terminal, and the drain of the second NMOS transistor acts as the second output terminal. The countermeasure isolation circuit is coupled between the PMOS transistor and the NMOS transistor of the level shift circuit, and is suitable for isolating the countermeasure between the coupled PMOS transistor and the NMOS transistor during the level conversion of the level shift circuit. Applying the above scheme can effectively shorten the confrontation time between PMOS and NMOS transistors in the process of level conversion and reduce the through current generated in the process of level conversion, thereby improving the speed of level conversion and reducing power consumption to meet the application requirements of high speed, low voltage and low power consumption.

【技术实现步骤摘要】
电平移位电路
本专利技术涉及半导体集成电路领域，具体涉及一种电平移位电路。
技术介绍
在物联网发展的推动下，手持式设备的层出不穷，使得芯片集成度不断提高，不同电压域功能模块的集成也就越来越普遍。作为实现不同电压域之间通信的接口电路，电平移位电路至关重要。电平移位电路主要用于将低电压域的高电平信号和低电平信号，转换为高电压域对应的高电平信号和低电平信号。在实际应用中，由于芯片内部相应电压域供电电压进一步降低，使得电平移位电路在更低电压下的可靠工作产生了挑战，并且接口通信中大量使用的电平移位电路的本身功耗也不容忽视。然而，现有的电平移位电路对电平的转速速度较低，功耗也较高。
技术实现思路
本专利技术要解决的问题是如何提高电平移位电路的电平转换速度，并降低电平移位电路的功耗。为解决上述问题，本专利技术实施例提供了一种电平移位电路，所述电平移位电路包括：反相器及电平移位单元；所述电平移位单元包括：第一NMOS管，第二NMOS管，第一PMOS管，第二PMOS管及对抗隔离电路，其中：所述第一PMOS管及第二PMOS管的源极与高压电源输出端耦接；所述第一NMOS管及第二NMOS管的源极与地线耦接；所述第一NMOS管的栅极与低压信号输出端耦接；所述低压信号输出端经所述反相器与所述第二NMOS管的栅极耦接；所述低压信号输出端所输出信号的电压小于所述高压电源输出端所输出信号的电压；所述第一NMOS管的漏极作为第一输出端，所述第二NMOS管的漏极作为第二输出端；所述对抗隔离电路，耦接于所述电平移位电路的PMOS管及NMOS管之间，适于在所述电平移位电路进行电平转换的过程中，隔离所耦接的PMOS管及NMOS管之间的对抗。可选地，所述第一NMOS管经所述对抗隔离电路与所述第一PMOS管耦接，所述第二NMOS管经所述对抗隔离电路与所述第二PMOS管耦接。可选地，所述对抗隔离电路包括：第一对抗隔离子电路和第二对抗隔离子电路，其中，所述第一对抗隔离子电路，与所述第一NMOS管的漏极、所述第一PMOS管的漏极以及所述第二PMOS管的栅极耦接，适于在所述电平移位电路进行电平转换的过程中，隔离所述第一PMOS管及所述第一NMOS管之间的对抗，并为所述第二PMOS管提供开启电压；所述第二对抗隔离子电路，与所述第二NMOS管的漏极、所述第二PMOS管的漏极以及所述第一PMOS管的栅极耦接，适于在所述电平移位电路进行电平转换的过程中，隔离所述第二PMOS管及所述第二NMOS管之间的对抗，并为所述第一PMOS管提供开启电压。可选地，所述第一对抗隔离子电路包括：第三PMOS管，漏极与所述第一NMOS管的漏极及所述第二PMOS管的栅极耦接，栅极与漏极耦接，源极与所述第一PMOS管的漏极耦接。可选地，所述第二对抗隔离子电路包括：第四PMOS管，漏极与所述第二NMOS管的漏极及所述第一PMOS管的栅极耦接，栅极与漏极耦接，源极与所述第二PMOS管的漏极耦接。可选地，所述第一NMOS管、所述第二NMOS管、所述第一PMOS管、所述第二PMOS管、第三PMOS管及第四PMOS管的尺寸，均为最小单位尺寸。可选地，所述电平移位电路还包括：与所述电平移位单元耦接的电压调整单元，适于将所述第一输出端及第二输出端所输出的高电平信号的电压调整至所述高压电源输出端所输出信号的电压。可选地，所述电压调整单元包括：第一电压调整子单元和第二电压调整子单元，其中，所述第一电压调整子单元，输入端与所述第二输出端耦接，适于当所述第二输出端输出高电平信号时，将所输出的高电平信号反向，输出对应的低电平信号；以及当所述第二输出端输出低电平信号时，将所输出的低电平信号反向，并将反向后信号的电压调整至所述高压电源输出端所输出信号的电压；所述第二电压调整子单元，输入端与所述第一输出端耦接，适于当所述第一输出端输出高电平信号时，将所输出的高电平信号反向，输出对应的低电平信号；以及当所述第一输出端输出低电平信号时，将所输出的低电平信号反向，并将反向后信号的电压调整至所述高压电源输出端所输出信号的电压。可选地，所述第一电压调整子单元包括：第三NMOS管及第五PMOS管，所述第二电压调整子单元包括：第四NMOS管及第六PMOS管，其中：所述第三NMOS管的栅极与所述第二输出端耦接，漏极作为第三输出端与所述第五PMOS管的漏极及所述第六PMOS管的栅极耦接；所述第四NMOS管的栅极与所述第一输出端耦接，漏极作为第四输出端与所述第六PMOS管的漏极及所述第五PMOS管的栅极耦接；所述第三NMOS管及第四NMOS管的源极与地线耦接；所述第五PMOS管及所述第六PMOS管的源极与所述高压电源输出端耦接。与现有技术相比，本专利技术实施例的技术方案具有以下优点：采用上述方案，通过设置对抗隔离电路，由对抗隔离电路对与其所耦接的PMOS管及NMOS管之间的对抗进行隔离，可以有效缩短电平转换过程中PMOS管及NMOS管之间对抗的时间，减小电平转换过程中产生的贯通电流；从而，提高电平转换速度和降低功耗，满足高速、低压、低功耗的应用需求。进一步地，由于第一NMOS管经对抗隔离电路与第一PMOS管耦接，第二NMOS管经对抗隔离电路与第二PMOS管耦接，此时对抗隔离电路不仅可以隔离第一NMOS管及第一PMOS管之间的对抗，还可以隔离第二NMOS管及第二PMOS管之间的对抗，使得电平移位电路中PMOS管及NMOS管之间对抗的时间最小，甚至可能为0，由此可以最大程度上减小电平转换过程中产生的贯通电流，提高电平转换速度，并降低功耗。并且，此时输入至第一NMOS管或第二NMOS管信号的电压的下限，无须因PMOS管及NMOS管之间对抗而受到限制，只要第一NMOS管及第二NMOS管能够导通即可，故可以使得第一NMOS管或第二NMOS管可以在更低电压下工作，降低对低电压域输入信号的高电压的要求，避免出现电平转换失败的情况，提高电平移位电路工作的可靠性。进一步地，第一对抗隔离子电路及第二对抗隔离子电路，在隔离所耦接的晶体管之间对抗的同时，为相应的PMOS管提供开启电压，不仅可以简化电路结构，更加便于电路实现，而且可以使得整个电平移位电路的结构对晶体管尺寸不敏感，受工艺变化影响小，便于电路集成和提升可制造性。进一步地，采用栅极与漏极耦接的PMOS管作为对抗隔离电路，可以在隔离相应晶体管之间对抗的同时，快速为PMOS管提供开启电压，使得该PMOS管快速导通，由此可以进一步提高电平转换速度。进一步地，将电平移位电路中的晶体管均设置为最小单位尺寸，可以最大程度上节省电路面积，便于大规模集成。进一步地，通过设置电压调整单元，将第一输出端及第二输出端所输出的高电平信号的电压，调整至高压电源输出端所输出信号的电压，可以减小信号转换时间，更好地满足与电平移位电路耦接的其它电路对于电压和时序的需求。附图说明图1是现有技术中一种电平移位电路的结构示意图；图2是本专利技术实施例中一种电平移位电路的结构示意图；图3是本专利技术实施例中另一种电平移位电路的结构示意图；图4是输入信号为低电平以及由低电平向高电平转换过程中各节点信号的时序变化示意图；图5是输入信号为高电平以及由高电平向低电平转换过程中各节点信号的时序变化示意图；图6是本专利技术实施例中又一种电平移位电路的结构示意图；图7是本本文档来自技高网...

【技术保护点】
1.一种电平移位电路，其特征在于，包括：反相器及电平移位单元；所述电平移位单元包括：第一NMOS管，第二NMOS管，第一PMOS管，第二PMOS管及对抗隔离电路，其中：所述第一PMOS管及第二PMOS管的源极与高压电源输出端耦接；所述第一NMOS管及第二NMOS管的源极与地线耦接；所述第一NMOS管的栅极与低压信号输出端耦接；所述低压信号输出端经所述反相器与所述第二NMOS管的栅极耦接；所述低压信号输出端所输出信号的电压小于所述高压电源输出端所输出信号的电压；所述第一NMOS管的漏极作为第一输出端，所述第二NMOS管的漏极作为第二输出端；所述对抗隔离电路，耦接于所述电平移位电路的PMOS管及NMOS管之间，适于在所述电平移位电路进行电平转换的过程中，隔离所耦接的PMOS管及NMOS管之间的对抗。

【技术特征摘要】
1.一种电平移位电路，其特征在于，包括：反相器及电平移位单元；所述电平移位单元包括：第一NMOS管，第二NMOS管，第一PMOS管，第二PMOS管及对抗隔离电路，其中：所述第一PMOS管及第二PMOS管的源极与高压电源输出端耦接；所述第一NMOS管及第二NMOS管的源极与地线耦接；所述第一NMOS管的栅极与低压信号输出端耦接；所述低压信号输出端经所述反相器与所述第二NMOS管的栅极耦接；所述低压信号输出端所输出信号的电压小于所述高压电源输出端所输出信号的电压；所述第一NMOS管的漏极作为第一输出端，所述第二NMOS管的漏极作为第二输出端；所述对抗隔离电路，耦接于所述电平移位电路的PMOS管及NMOS管之间，适于在所述电平移位电路进行电平转换的过程中，隔离所耦接的PMOS管及NMOS管之间的对抗。2.如权利要求1所述的电平移位电路，其特征在于，所述第一NMOS管经所述对抗隔离电路与所述第一PMOS管耦接，所述第二NMOS管经所述对抗隔离电路与所述第二PMOS管耦接。3.如权利要求2所述的电平移位电路，其特征在于，所述对抗隔离电路包括：第一对抗隔离子电路和第二对抗隔离子电路，其中，所述第一对抗隔离子电路，与所述第一NMOS管的漏极、所述第一PMOS管的漏极以及所述第二PMOS管的栅极耦接，适于在所述电平移位电路进行电平转换的过程中，隔离所述第一PMOS管及所述第一NMOS管之间的对抗，并为所述第二PMOS管提供开启电压；所述第二对抗隔离子电路，与所述第二NMOS管的漏极、所述第二PMOS管的漏极以及所述第一PMOS管的栅极耦接，适于在所述电平移位电路进行电平转换的过程中，隔离所述第二PMOS管及所述第二NMOS管之间的对抗，并为所述第一PMOS管提供开启电压。4.如权利要求3所述的电平移位电路，其特征在于，所述第一对抗隔离子电路包括：第三PMOS管，漏极与所述第一NMOS管的漏极及所述第二PMOS管的栅极耦接，栅极与漏极耦接，源极与所述第一PMOS管的漏极耦接。5.如权利要求3或4所述的电平移位电路，其特征...

【专利技术属性】
技术研发人员：卢月娟，袁俊，陈光胜，
申请(专利权)人：上海东软载波微电子有限公司，
类型：发明
国别省市：上海,31