输入缓冲器制造技术

本申请公开了一种输入缓冲器，其中包括：第一缓冲单元、第二缓冲单元及控制单元，第一缓冲单元的输入端口与第二缓冲单元的输入端口相连；第一缓冲单元用于接收输入缓冲器的输入信号，生成反向的第一电平信号和第二电平信号，第二电平信号作为输入缓冲器的第一位输出信号；第二缓冲单元用于接收输入缓冲器的输入信号以及第一电平信号、第二电平信号，生成输入缓冲器的第二位输出信号；与第二缓冲单元相连的控制单元，控制单元用于接收反向的第一使能信号和第二使能信号，第一使能信号和第二使能信号用于控制第二缓冲单元的工作状态。本申请实现了一个输入管脚输出四种逻辑状态的输入缓冲器，且通过控制单元降低了所述输入缓冲器的功耗。

【技术实现步骤摘要】
输入缓冲器
本专利技术涉及电子电路
，尤其涉及一种输入缓冲器。
技术介绍
输入缓冲器是集成电路中不可缺少的基本模块，它的作用是将外设送来的数据暂时存放，以便处理器将它取走。目前，输入缓冲器广泛用于音频功率放大器、转换器、射频、传感器和电源管理芯片中。现有技术中常见的输入缓冲器为施密特输入缓冲器，施密特输入缓冲器的一个输入管脚能输出两种逻辑状态：当输入电平高于阈值电压时，输出逻辑电平由低变为高；当输入电平低于阈值电压时，输出逻辑电平由高变为低。而随着集成电路复杂度增加，所需要的输入管脚急剧增多。例如：音频功放需要设置多种不同的I2C寄存器地址，以实现多声道的应用场景，这就需要输入缓冲器能输出多个逻辑状态。由于现有技术中的施密特输入缓冲器的一个输入管脚仅能输出两种逻辑状态，要实现多逻辑状态的输出，就需要多个输入管脚，而通常情况下，集成电路中的管脚资源非常紧张，无法分配过多的管脚作为输入管脚。
技术实现思路
基于上述现有技术的不足，本专利技术提出了一种输入缓冲器，以实现单个输入管脚能输出四种逻辑状态，且低功耗的输入缓冲器。为解决上述问题，现提出的方案如下：本专利技术公开了一种输入缓冲器，本文档来自技高网...

【技术保护点】
1.一种输入缓冲器，其特征在于，包括：第一缓冲单元、第二缓冲单元、以及控制单元，所述第一缓冲单元的输入端口与所述第二缓冲单元的输入端口相连，连接点作为所述输入缓冲器的输入引脚；所述控制单元与所述第二缓冲单元相连；所述第一缓冲单元用于接收所述输入缓冲器的输入信号，生成反向的第一电平信号和第二电平信号，所述第二电平信号作为所述输入缓冲器的第一位输出信号；所述第二缓冲单元用于接收所述输入缓冲器的输入信号、所述第一电平信号及所述第二电平信号，生成所述输入缓冲器的第二位输出信号；所述控制单元用于接收反向的第一使能信号和第二使能信号，依据所述第一使能信号和所述第二使能信号的高电平或低电平状态控制所述第二缓...

【技术特征摘要】
1.一种输入缓冲器，其特征在于，包括：第一缓冲单元、第二缓冲单元、以及控制单元，所述第一缓冲单元的输入端口与所述第二缓冲单元的输入端口相连，连接点作为所述输入缓冲器的输入引脚；所述控制单元与所述第二缓冲单元相连；所述第一缓冲单元用于接收所述输入缓冲器的输入信号，生成反向的第一电平信号和第二电平信号，所述第二电平信号作为所述输入缓冲器的第一位输出信号；所述第二缓冲单元用于接收所述输入缓冲器的输入信号、所述第一电平信号及所述第二电平信号，生成所述输入缓冲器的第二位输出信号；所述控制单元用于接收反向的第一使能信号和第二使能信号，依据所述第一使能信号和所述第二使能信号的高电平或低电平状态控制所述第二缓冲单元的工作状态。2.根据权利要求1所述的输入缓冲器，其特征在于，所述第二缓冲单元，包括：下拉电阻比较单元、上拉电阻比较单元、反相器及逻辑单元；其中：所述下拉电阻比较单元用于接收所述输入缓冲器的输入信号，生成第三电平信号；所述上拉电阻比较单元，与所述下拉电阻比较单元的输入端口相连；用于接收所述输入缓冲器的输入信号，生成第四电平信号，所述第四电平信号通过反相器得到第五电平信号；所述逻辑单元用于接收所述第一电平信号、所述第二电平信号、所述第三电平信号、所述第四电平信号及所述第五电平信号，并根据所述第一电平信号、所述第二电平信号、所述第三电平信号、所述第四电平信号及所述第五电平信号，生成所述输入缓冲器的第二位输出信号。3.根据权利要求2所述的输入缓冲器，其特征在于，所述控制单元，包括：第一控制子单元和第二控制子单元；其中：所述第一控制子单元用于接收所述第一使能信号和所述第二使能信号，依据所述第一使能信号和所述第二使能信号的高电平或低电平状态控制所述下拉电阻比较单元的工作状态；所述第二控制子单元用于接收所述第一使能信号和所述第二使能信号，依据所述第一使能信号和所述第二使能信号的高电平或低电平状态用于控制所述上拉电阻比较单元的工作状态。4.根据权利要求3所述的输入缓冲器，其特征在于，所述下拉电阻比较单元，包括：第一端分别接入电源的第一开关管和第二开关管，所述第一开关管的控制端与所述第二开关管的控制端相连；第一端作为所述输入缓冲器的输入管脚的第三开关管，所述第三开关管的第二端与所述第一开关管的第二端相连；第一端通过第一电阻接地的第四开关管，所述第四开关管的第二端与所述第二开关管的第二端相连；第一端通过第二电阻接地的第五开关管，所述第五开关管的第二端通过恒流源接入电源；所述第三开关管的控制端、所述第四开关管的控制端及所述第五开关管的控制端相连；输出端接入逻辑单元的第一电压比较器，所述第一电压比较器的同相输入端连接所述第一开关管的第二端与所述第三开关管的第二端的公共端，所述第一电压比较器的反相输入端连接所述第二开关管的第二端与所述第四开关管的第二端的公共端。5.根据权利要求4所述的输入缓冲器，其特征在于，所述第一控制子单元，包括：第一端接入电源的第十七开关管，所述第十七开关管的第二端连接所述第一开关管的控制端与所述第二开关管的控制端的公共端，所述第十七开关管的控制端接收所述第一使能信号；第一端接地的第十八开关管，所述第十八开关管的第二端连接所述第三开关管的控制端与所述第四开关管的控制端的公共端，所述第十八开关管的控制端接收所述第二使能信号。6.根据权利要求3所述的输入缓冲器，其特征在于，所述上拉电阻比较单元，包括：第一端作为所述输入缓冲器的输入管脚的第六开关管；第一端通过第三电阻接入电源的第七开关管；第一端通过第四电阻接入电源的第八开关管，所述第八开关管的第二端通过电流源接地；所述...

【专利技术属性】
技术研发人员：周佳宁，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：上海,31