具有电磁干扰屏蔽结构的半导体封装制造技术

公开了具有电磁干扰(EMI)屏蔽结构的半导体封装及其制造方法。在一些方面中，一种屏蔽结构可以充当由导电材料或由可以用于阻挡从在半导体封装的封装级或局部和/或分隔的封装级由屏蔽结构包围的一个或多个电子部件发射的电场的这种材料的网格形成的外壳。在一个实施例中，线和/或带接合可以用于制造屏蔽结构。例如，一个或多个线和/或带接合可以从封装的一侧上的连接接地焊盘延伸到封装的另一侧上的连接接地焊盘。这可以在预定间距下重复多次，该预定间距是符合用于屏蔽的电气要求所必需的，例如，小于或等于由被屏蔽的电子部件生成的辐射的波长的大致一半。

Semiconductor Packaging with EMI Shielding Structure

Semiconductor packaging with electromagnetic interference (EMI) shielding structure and its manufacturing method are disclosed. In some respects, a shielding structure may act as a shell formed by conductive materials or by a grid of such materials that can be used to block electric fields emitted from one or more electronic components enclosed by a shielding structure at the packaging level or at the local and/or segregated packaging level in semiconductor packaging. In one embodiment, line and/or band joints can be used to manufacture shielding structures. For example, one or more wire and/or band joints may extend from a connection grounding pad on one side of the package to a connection grounding pad on the other side of the package. This can be repeated multiple times at a predetermined distance, which is necessary to meet the electrical requirements for shielding, for example, less than or equal to roughly half the wavelength of radiation generated by the shielded electronic components.

【技术实现步骤摘要】
【国外来华专利技术】具有电磁干扰屏蔽结构的半导体封装
本公开总体上涉及半导体封装，并且更具体而言涉及具有电磁屏蔽结构的半导体封装。
技术介绍
集成电路和其它电子器件可以被封装在半导体封装上。半导体封装可以被集成到诸如消费电子系统的电子系统上。在一些情况下，半导体封装上提供的集成电路和/或电子器件可能会彼此干扰或干扰集成了所述半导体封装的系统的其它电子部件。附图说明现在将参考附图，附图未必按比例绘制，并且其中：图1A-图1D描绘了根据本公开的示例性实施例的具有线屏蔽结构的示例性半导体封装及制造过程的简化截面示意图。图2描绘了根据本公开的示例性实施例的具有线屏蔽结构的示例性半导体封装的简化透视图。图3描绘了根据本公开的示例性实施例的具有线屏蔽结构和模塑层的示例性半导体封装的简化透视图。图4A-图4D描绘了根据本公开的示例性实施例的具有带屏蔽结构的示例性半导体封装及制造过程的简化截面示意图。图5描绘了根据本公开的示例性实施例的具有带屏蔽结构的示例性半导体封装的简化透视图。图6描绘了根据本公开的示例性实施例的具有带屏蔽结构和模塑层的示例性半导体封装的简化透视图。图7A和图7B描绘了简化截面示意图，其示出了根据本本文档来自技高网...

【技术保护点】
1.一种微电子封装，包括：衬底，所述衬底具有顶部衬底表面，所述顶部衬底表面具有提供于其上的电子部件以及设置于所述衬底表面上的一个或多个接地焊盘；以及屏蔽结构，所述屏蔽结构电连接到所述一个或多个接地焊盘并安装于所述衬底表面上，并且至少部分包围所述电子部件，所述屏蔽结构包括多个线或多个带。

【技术特征摘要】
【国外来华专利技术】1.一种微电子封装，包括：衬底，所述衬底具有顶部衬底表面，所述顶部衬底表面具有提供于其上的电子部件以及设置于所述衬底表面上的一个或多个接地焊盘；以及屏蔽结构，所述屏蔽结构电连接到所述一个或多个接地焊盘并安装于所述衬底表面上，并且至少部分包围所述电子部件，所述屏蔽结构包括多个线或多个带。2.根据权利要求1所述的微电子封装，其中，所述屏蔽结构包括引线接合到所述一个或多个接地焊盘的所述多个线。3.根据权利要求2所述的微电子封装，其中，所述多个线包括第一线和第二线，其中，所述第一线和所述第二线之间的距离小于要拒绝的辐射的波长的大体上一半。4.根据权利要求1所述的微电子封装，其中，所述屏蔽结构包括接合到所述一个或多个接地焊盘以形成多个弓形结构的所述多个带。5.根据权利要求1所述的微电子封装，还包括包封所述屏蔽结构的至少一部分和所述电子部件的模塑层。6.根据权利要求5所述的微电子封装，还包括叠覆在所述模塑层上的金属层。7.根据权利要求6所述的微电子封装，其中，所述屏蔽结构包括线，其中，所述线的至少一部分与所述金属层接触。8.根据权利要求1所述的微电子封装，还包括设置于所述衬底的底部衬底表面上的多个封装-到-板电连接，所述底部衬底表面与所述顶部衬底表面相对。9.根据权利要求1所述的微电子封装，其中，所述电子部件是第一电子部件，其中，所述微电子封装还包括提供于所述顶表面上的第二电子部件，其中，所述第二电子部件在所述屏蔽结构的外部。10.一种用于制造微电子封装的方法，所述方法包括：在衬底上组装至少一个管芯，所述衬底具有顶部衬底表面，所述顶部衬底表面具有安装于其上的电子部件以及设置于所述衬底表面上的一个或多个接地焊盘；将屏蔽结构连接到所述一个或多个接地焊盘，以部分包围所述至少一个管芯；以及提供模塑件，所述模塑件至少部分包封所述屏蔽结构和所述电子部件。11.根据权利要求10所述的方法，其中，将所述屏蔽结构连接到所述一个或多个接地焊盘还包括将多个线接合到所述一个或多个接地焊盘。12.根据权利要求11所述的方法，其中，所述多个线的至少一部分从所述模塑件的顶表面突出。13.根据权利要求11所述的方法，其中，在衬底上组装所述至少一个管芯包括在所述顶部衬底表面上引线接合第一多个线，其中，连接所述屏蔽结构包括在所述顶部衬底表面上引线接合第二多个线，并且其中，所述第二多个线具有比所述第一多个线更大的环高度。14.根据...

【专利技术属性】
技术研发人员：J·黑普纳，M·B·莫迪，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US