异质结肖特基二极管元件制造技术

本发明专利技术提供了一种异质结肖特基二极管元件，其包括缓冲层、至少一通道层、至少一阻障层以及肖特基金属层。缓冲层配置于基板上。至少一通道层配置于缓冲层上。至少一阻障层配置于至少一通道层上。此外，多个条状开口配置为穿过至少一阻障层与至少一通道层。肖特基金属层配置于至少一阻障层上、横跨条状开口并填入条状开口中。本发明专利技术的异质结肖特基二极管元件为三维结构，其可增加肖特基金属层与二维电子气的接触面积，以减少传输阻值，并降低起始电压。

Heterojunction Schottky Diode Element

The invention provides a heterojunction Schottky diode element, which comprises a buffer layer, at least one channel layer, at least one barrier layer and a Schottky metal layer. The buffer layer is arranged on the substrate. At least one channel layer is configured on the buffer layer. At least one barrier layer is disposed on at least one channel layer. In addition, multiple strip openings are configured to pass through at least one barrier layer and at least one channel layer. The Schottky metal layer is disposed on at least one barrier layer, crossing the strip opening and filling in the strip opening. The heterojunction Schottky diode element of the present invention is a three-dimensional structure, which can increase the contact area between the Schottky metal layer and the two-dimensional electron gas to reduce the transmission resistance value and the starting voltage.

【技术实现步骤摘要】
异质结肖特基二极管元件
本专利技术是有关于一种半导体元件，且特别是有关于一种异质结肖特基二极管元件。
技术介绍
近年来，以III-V族化合物半导体为基础的高电子迁移率晶体管(highelectronmobilitytransistor；HEMT)元件因为其高崩溃电压以及快速开关切换频率等特性，在高功率电子元件领域被广泛地应用。一般来说，在以GaN为主(GaNbased)的异质结肖特基二极管中，二维电子气(2DEG)通道具有高电子密度和高迁移率，并具备耐高压的特点，就高功率的切换应用上而言，可以实现低切换损耗。然而，此种异质结肖特基二极管通常存在高起始电压和高传输阻值的问题。
技术实现思路
有鉴于此，本专利技术提供一种异质结肖特基二极管元件，其可以实现低切换损耗、低起始电压和低传输阻值。本专利技术提供一种异质结肖特基二极管元件，其包括缓冲层、至少一通道层、至少一阻障层以及肖特基金属层。缓冲层配置于基板上。至少一通道层配置于缓冲层上。至少一阻障层配置于至少一通道层上。此外，多个条状开口配置为穿过至少一阻障层与至少一通道层。肖特基金属层配置于至少一阻障层上、横跨条状开口并填入条状开口中。在本专利技术的一实施例中，上述条状开口沿第一方向延伸，而上述肖特基金属层沿第二方向延伸，且上述第二方向与上述第一方向不同。在本专利技术的一实施例中，上述条状开口的端部未与上述肖特基金属层的边缘切齐。在本专利技术的一实施例中，上述条状开口的端部与上述肖特基金属层的边缘切齐。在本专利技术的一实施例中，上述异质结肖特基二极管元件更包括欧姆金属层，配置于上述阻障层上且与上述肖特基金属层分开一距离。在本专利技术的一实施例中，上述条状开口沿第一方向延伸，而上述欧姆金属层沿第二方向延伸，且上述第二方向与上述第一方向不同。在本专利技术的一实施例中，上述欧姆金属层未与上述条状开口接触。在本专利技术的一实施例中，上述欧姆金属层横跨上述条状开口并填入上述条状开口中。在本专利技术的一实施例中，上述条状开口具有倾斜侧壁。在本专利技术的一实施例中，上述条状开口的形状为直线状、锯齿状、波浪状或鱼骨状。在本专利技术的一实施例中，上述条状开口的侧壁为实质上光滑的。在本专利技术的一实施例中，上述条状开口的侧壁为粗糙的。在本专利技术的一实施例中，至少一凹槽配置为穿过至少一阻障层并延伸至部分至少一通道层中，且上述至少一凹槽位于两个相邻的上述条状开口之间。在本专利技术的一实施例中，上述至少一凹槽具有倾斜侧壁。在本专利技术的一实施例中，上述至少一凹槽的底部低于二维电子气，且上述肖特基金属层填入上述至少一凹槽中。在本专利技术的一实施例中，上述至少一通道层包括多个通道层，上述至少一阻障层包括多个阻障层，且上述通道层与上述阻障层交替配置。在本专利技术的一实施例中，上述异质结肖特基二极管元件更包括含硅掺杂层，其配置于上述至少一阻障层中且与上述肖特基金属层接触。在本专利技术的一实施例中，上述含硅掺杂层的掺杂浓度为约5×1014至约5×1019原子/cm3。在本专利技术的一实施例中，上述异质结肖特基二极管元件更包括阳极金属层与阴极金属层，位于上述肖特基金属层的两侧，且上述阳极金属层与上述阴极金属层的延伸方向与上述肖特基金属层的延伸方向相同。在本专利技术的一实施例中，上述异质结肖特基二极管元件，更包括阳极金属层与阴极金属层，位于上述肖特基金属层的两侧，且上述阳极金属层与上述阴极金属层的延伸方向与上述肖特基金属层的延伸方向不同。基于上述，本专利技术的异质结肖特基二极管元件为三维结构，其可增加肖特基金属层与二维电子气的接触面积，以减少传输阻值，并降低起始电压。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1至图9是依照本专利技术一些实施例所绘示的多种异质结肖特基二极管元件的俯视示意图。图10及图11是沿图1至图9的I-I线所绘示的剖面示意图。图12依照本专利技术一实施例所绘示的多种异质结肖特基二极管元件的俯视示意图。图13是沿图12的I-I线所绘示的剖面示意图。图14依照本专利技术另一实施例所绘示的多种异质结肖特基二极管元件的剖面示意图。图15至图17是依照本专利技术一些实施例所绘示的多种异质结肖特基二极管元件的剖面示意图。图18依照本专利技术一实施例所绘示的多种异质结肖特基二极管元件的剖面示意图。10、11、20、30、40、50、60、70、80、90：异质结肖特基二极管元件100：基板102：缓冲层104：通道层106：阻障层107：含硅掺杂层108：条状开口109：凹槽110：肖特基金属层112：欧姆金属层114：阳极金属层116：阴极金属层E1、E2：端部具体实施方式本专利技术提供多种异质结肖特基二极管元件，其利用设置多个条状开口并将肖特基金属层填入条状开口的方式，增加肖特基金属层与二维电子气的接触面积，以减少传输阻值，并降低起始电压。图1至图9是依照本专利技术一些实施例所绘示的多种异质结肖特基二极管元件的俯视示意图。图10及图11是沿图1至图9的I-I线所绘示的剖面示意图。请参照图1至图11，本专利技术的异质结肖特基二极管元件10/20/30/40/50/60/70/80/90包括基板100、缓冲层102、至少一通道层104、至少一阻障层106、肖特基金属层110以及欧姆金属层112。通道层104配置于基板100上。在一实施例中，基板100的材料包括蓝宝石、Si、SiC或GaN。在一实施例中，通道层104的材料包括III族氮化物，例如III-V族化合物半导体材料。在一实施例中，通道层104的材料包括GaN。此外，通道层104可以是经掺杂或未经掺杂的层。在一实施例中，通道层104中包括二维电子气105，其位于通道层104与上覆阻障层106之间的界面下方。缓冲层102可配置于基板100和通道层104之间，用以减少基板100和通道层104之间的晶格常数差异和热膨胀系数差异。在一实施例中，缓冲层102的材料包括III族氮化物，例如III-V族化合物半导体材料，并可具有单层或多层结构。在一实施例中，缓冲层的材料包括AlN、GaN、AlGaN、InGaN、AlInN、AlGaInN或其组合。请参照图10及图11，阻障层106配置于通道层104上。在一实施例中，阻障层106的材料包括III族氮化物，例如III-V族化合物半导体材料，并可具有单层或多层结构。在一实施例中，阻障层106包括AlGaN、AlInN、AlN或AlGaInN或其组合。在一实施例中，阻障层106可以是经掺杂或未经掺杂的层。在本专利技术中，多个条状开口108配置为穿过阻障层106与通道层104，且部分缓冲层102自条状开口108露出；但本专利技术并不限于此，条状开口108也可设于缓冲层102之上而不露出缓冲层102。此外，肖特基金属层110配置于阻障层106上、横跨条状开口108并填入条状开口108中。以此方式，可增加肖特基金属层110与二维电子气105的接触面积，以减少传输阻值，并降低起始电压。在一实施例中，肖特基金属层110的材料包括(例如但不限于)氮化钛、镍或其他可与III-V族化合物半导体形成肖特基接触(schottkycontact)的材料。以下，将说明条状开口108与肖特基金属层110之间可能的配置关系，但本专利技术并不以此为限。在一实施例中，条状开口108沿第一方向延伸，而肖特基本文档来自技高网...

【技术保护点】
1.一种异质结肖特基二极管元件，包括：一缓冲层，配置于一基板上；至少一通道层，配置于该缓冲层上；至少一阻障层，配置于该至少一通道层上，其中多个条状开口配置为穿过该至少一阻障层与该至少一通道层；以及一肖特基金属层，配置于该至少一阻障层上、横跨该些条状开口并填入该些条状开口中。

【技术特征摘要】
2017.07.26 TW 1061250361.一种异质结肖特基二极管元件，包括：一缓冲层，配置于一基板上；至少一通道层，配置于该缓冲层上；至少一阻障层，配置于该至少一通道层上，其中多个条状开口配置为穿过该至少一阻障层与该至少一通道层；以及一肖特基金属层，配置于该至少一阻障层上、横跨该些条状开口并填入该些条状开口中。2.如权利要求1所述的异质结肖特基二极管元件，其中该些条状开口沿一第一方向延伸，而该肖特基金属层沿一第二方向延伸，且该第二方向与该第一方向不同。3.如权利要求1所述的异质结肖特基二极管元件，更包括一欧姆金属层，配置于该阻障层上且与该肖特基金属层分开一距离。4.如权利要求3所述的异质结肖特基二极管元件，其中该些条状开口沿一第一方向延伸，而该欧姆金属层沿一第二方向...

【专利技术属性】
技术研发人员：蔡镕泽，林恒光，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾,71