一种全N型四相位时钟电荷泵制造技术

本发明专利技术公开了一种全N型四相位时钟电荷泵，包括驱动电路与控制电路；所述驱动电路用于完成电荷的逐级转移和积累，包括第二晶体管、第四晶体管、第六晶体管、第八晶体管、第十晶体管、第二电容、第四电容、第六电容、第八电容和第十电容；所述控制电路用于提高电荷转移的效率，包括第一晶体管、第三晶体管、第五晶体管、第七晶体管、第九晶体管、第十一晶体管、第一电容、第三电容、第五电容、第七电容、第九电容、第十一电容。本发明专利技术通过对输出级电压采样，构造出四相位时钟电荷泵的阈值消除结构，实现消除阈值损失和提高输出电压的目的。

An All-N Four-Phase Clock Charge Pump

The invention discloses an all-N type four-phase clock charge pump, which comprises a driving circuit and a control circuit, and the driving circuit is used to transfer and accumulate charge step by step, including a second transistor, a fourth transistor, a sixth transistor, an eighth transistor, a tenth transistor, a second capacitor, a fourth capacitor, a sixth capacitor, an eighth capacitor and a tenth capacitor. In order to improve the efficiency of charge transfer, it includes the first transistor, the third transistor, the fifth transistor, the seventh transistor, the ninth transistor, the Eleventh transistor, the first capacitor, the third capacitor, the fifth capacitor, the seventh capacitor, the ninth capacitor and the Eleventh capacitor. By sampling the output stage voltage, the threshold elimination structure of the four-phase clock charge pump is constructed to eliminate the threshold loss and improve the output voltage.

【技术实现步骤摘要】
一种全N型四相位时钟电荷泵
本专利技术涉及半导体集成电路领域，尤其涉及一种全N型四相位时钟电荷泵。
技术介绍
现阶段中，电荷泵在许多模拟电路中均获得了广泛的应用。在许多应用场合，电荷泵要求具有较高的升压或降压效率，而目前最流行的电荷泵为四相位时钟电荷泵。近年来，新型的氧化物薄膜晶体管器件因其优良的性能、简单的制造工艺成为了热门的研究对象，而目前的氧化物薄膜晶体管为N型器件，存在着缺乏互补的P型器件的问题，导致由N型管构成的四相位时钟电荷泵无法解决输出级采用二极管接法的问题。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种全N型四相位时钟电荷泵。本专利技术通过对输出级电压采样，构造出四相位时钟电荷泵的阈值消除结构，实现消除阈值损失和提高输出电压的目的。本专利技术的目的能够通过以下技术方案实现：一种全N型四相位时钟电荷泵，包括驱动电路与控制电路；所述驱动电路用于完成电荷的逐级转移和积累，包括第二晶体管、第四晶体管、第六晶体管、第八晶体管、第十晶体管、第二电容、第四电容、第六电容、第八电容和第十电容。具体地，第二晶体管的漏极与电源端相连，第二晶体管的栅极与第一晶体管的漏极相连，本文档来自技高网...

【技术保护点】
1.一种全N型四相位时钟电荷泵，其特征在于，所述电荷泵包括驱动电路与控制电路；所述驱动电路用于完成电荷的逐级转移和积累，包括第二晶体管、第四晶体管、第六晶体管、第八晶体管、第十晶体管、第二电容、第四电容、第六电容、第八电容和第十电容；所述控制电路用于提高电荷转移的效率，包括第一晶体管、第三晶体管、第五晶体管、第七晶体管、第九晶体管、第十一晶体管、第一电容、第三电容、第五电容、第七电容、第九电容和第十一电容。

【技术特征摘要】
1.一种全N型四相位时钟电荷泵，其特征在于，所述电荷泵包括驱动电路与控制电路；所述驱动电路用于完成电荷的逐级转移和积累，包括第二晶体管、第四晶体管、第六晶体管、第八晶体管、第十晶体管、第二电容、第四电容、第六电容、第八电容和第十电容；所述控制电路用于提高电荷转移的效率，包括第一晶体管、第三晶体管、第五晶体管、第七晶体管、第九晶体管、第十一晶体管、第一电容、第三电容、第五电容、第七电容、第九电容和第十一电容。2.根据权利要求1所述的一种全N型四相位时钟电荷泵，其特征在于，在所述电荷泵驱动电路中，第二晶体管的漏极与电源端相连，第二晶体管的栅极与第一晶体管的漏极相连，第二晶体管的源极与第四晶体管的漏极相连；第四晶体管的漏极与第二晶体管的源极相连，第四晶体管的栅极与第三晶体管的漏极相连，第四晶体管的源极与第六晶体管的漏极相连；第六晶体管的漏极与第四晶体管的源极相连，第六晶体管的栅极与第五晶体管的漏极相连，第六晶体管的源极与第八晶体管的漏极相连；第八晶体管的漏极与第六晶体管的源极相连，第八晶体管的栅极与第七晶体管的漏极相连，第八晶体管的源极与第十晶体管的漏极相连；第十晶体管的漏极与第八晶体管的源极相连，第十晶体管的栅极与第九晶体管的漏极相连，第十晶体管的源极与电压输出端相连；第二电容一端与时钟信号clk1相连，一端与第二晶体管的源极相连；第四电容一端与时钟信号clk3相连，一端与第四晶体管的源极相连；第六电容一端与时钟信号clk1相连，一端与第六晶体管的源极相连；第八电容一端与时钟信号clk3相连，一端与第八晶体管的源极相连；第十电容一端与地信号端相连，一端与第十晶体管的源极相连。3.根据权利要求1所述的一种全N型四相位时钟电荷泵，其特征在于，在所述电荷泵的控制电路中，第一晶体管的漏极与第二晶体管的栅极相连，第一晶体管的栅极与第二晶体管的源极相连，第一晶体管的源极与电源端相连；第三晶体管的漏极与第四晶体管的栅极相连，第三晶体管的栅极与第四晶体管的源极相连，第三晶体管的源极与第四晶体管的漏极相连；第五晶体管的漏极与第六晶体管的栅极相连，第五晶体管的栅极与第六晶体管的源极相连，第五晶体管的源极与第六晶体管的漏极相连；第七晶体管的漏极与第八晶体管的栅极相连，第七晶体管的栅极与第八晶体管的源极相连，第七晶体管的源极与第八晶体管的漏极相连；第九晶体管的漏极与第十晶体管的栅极相连，第九晶体管的栅极与第十晶体管的源极相连，第九晶体管的源极与第十晶体管的漏极相连；第十一晶体管的漏极与电压输出端相连，第十一晶体管的栅极与第八晶体管的栅极相连，第十一晶体管的源极与第九晶体管的栅极相连；第一电容一端与第一晶体管的漏极相连，一端与时钟信号clk2相连；第三电容一端与第三晶体管的漏极相连，一端与时钟信号clk4相连；第五电容一端与第五晶体管的漏极相连，一端与时钟信号clk2相连；第七电...

【专利技术属性】
技术研发人员：占凡，吴为敬，刘玉荣，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：广东,44