应用于高压电路防静电保护的无回滞效应硅控整流器制造技术

本发明专利技术公开一种应用于高压电路防静电保护的无回滞效应硅控整流器，包括：硅基衬底；N阱和P阱，设置在硅基衬底上，并在界面处设置P型重掺杂区；第一P型重掺杂区与第一N型重掺杂区，间隔设置在N阱上，且第一P型重掺杂区与第一N型重掺杂区之间为未设置浅沟槽隔离的有源区；第二P型重掺杂区与第二N型重掺杂区，间隔设置在P阱上，并在之间设置第一浅沟槽隔离；第二浅沟槽隔离，设置在第一N型重掺杂区与P型重掺杂区之间；第三浅沟槽隔离，设置在第二N型重掺杂区与P型重掺杂区之间；阳极，与第一P型重掺杂区和第一N型重掺杂区电连接；阴极，与第二P型重掺杂区与第二N型重掺杂区电连接。本发明专利技术在满足无回滞效应的功能下，实现器件版面结构之小型化，值得业界推广应用。

【技术实现步骤摘要】
应用于高压电路防静电保护的无回滞效应硅控整流器
本专利技术涉及半导体制造
，尤其涉及一种应用于高压电路防静电保护的无回滞效应硅控整流器。
技术介绍
高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如LDMOS)本身不像普通的低压器件一样应用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。请参阅图4，图4所示为常规高压器件LDMOS回滞效应曲线。从图4可知，(1)触发电压(Vt1)很高。(2)维持电压(Vh)过低，往往远远低于高压电路的工作电压，高压电路正常工作时容易导致闩锁效应。(3)二次击穿电流(热击穿电流，It2)过低，这是因为LDMOS在泄放ESD电流时因为器件结构特性发生局部电流拥堵(LocalizedCurrentCrowding)所致。因而工业界在解决高压电路防静电保护设计的时候，往往采用以下两种思路来实现：(1)对用于防静电保护模块的高压器件结构进行调整，优化其回滞效应曲线，使之应用于防静电保护设计。但是，往往因为高压器件本身之结构特性的原因实践起来比较困难。(2)用一定数量的低压防静电保护器件串联起来构成能承本文档来自技高网...

【技术保护点】
1.一种应用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述应用于高压电路防静电保护的无回滞效应硅控整流器(1)，包括：硅基衬底(11)，用于设置各功能器件；N阱(12)和P阱(13)，分别设置在所述硅基衬底(11)上，并在所述N阱(12)和所述P阱(13)之界面处设置P型重掺杂区(10)；第一P型重掺杂区(121)与第一N型重掺杂区(122)，间隔设置在所述N阱(12)上，且所述第一P型重掺杂区(121)与所述第一N型重掺杂区(122)之间为未设置浅沟槽隔离的有源区。第二P型重掺杂区(123)与第二N型重掺杂区(124)，间隔设置在所述P阱(13)上，并在所述第二P型重掺杂区(1...

【技术特征摘要】
1.一种应用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述应用于高压电路防静电保护的无回滞效应硅控整流器(1)，包括：硅基衬底(11)，用于设置各功能器件；N阱(12)和P阱(13)，分别设置在所述硅基衬底(11)上，并在所述N阱(12)和所述P阱(13)之界面处设置P型重掺杂区(10)；第一P型重掺杂区(121)与第一N型重掺杂区(122)，间隔设置在所述N阱(12)上，且所述第一P型重掺杂区(121)与所述第一N型重掺杂区(122)之间为未设置浅沟槽隔离的有源区。第二P型重掺杂区(123)与第二N型重掺杂区(124)，间隔设置在所述P阱(13)上，并在所述第二P型重掺杂区(123)与所述第二N型重掺杂区(124)之间设置第一浅沟槽隔离(125)；第二浅沟槽隔离(126)，设置在所述第一N型重掺杂区(122)与所述P型重掺杂区(10)之间；第三浅沟槽隔离(127)，设置在所述第二N型重掺杂区(124)与所述P型重掺杂区(10)之间；阳极(14)，与所述第一P型重掺杂区(121)和所述第一N型重掺杂区(122)电连接；阴极(15)，与所述第二P型重掺杂区(123)与所述第二N型重掺杂区(124)电连接。2.如权利要求1所述应用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述应用于高压电路防静电保护的无回滞效应硅控整流器(1)无单一作为N阱(12)之接触点的N型重掺杂区。3.如权利要求2所述应用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述第一N型重掺杂区(122)和所述阳极(14)直接电连接，兼具器件中N阱(12)之接触点。4.如权利要求1所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述适用于高压电路防静电保护的无回滞效应硅控整流器(1)通过调节所述第一N型重掺...

【专利技术属性】
技术研发人员：朱天志，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31